ہوم پیج (-) حل ڈیلی ہائی لائٹ خشک مال | بامباؤنڈ ایم او ایس ٹیوب ملر اثر

خشک مال | بامباؤنڈ ایم او ایس ٹیوب ملر اثر

2022-03-17 183

یہ ایک NMOS سوئچنگ سرکٹ ہے۔ سٹیپ سگنل VG1 DC لیول 2V، مربع لہر (طول و عرض 2V، فریکوئنسی 50Hz) اور T2 کے ٹرن آن وولٹیج 2V کو سیٹ کرتا ہے، لہذا MOS ٹرانزسٹر T2 آن اور آف حالتوں کے درمیان T = 20 ms کے ساتھ سوئچ کرے گا۔ .

سب سے پہلے، وی جی ایس اور وی ڈی ایس کی ویوفارمز کی تقلید کریں، اور آپ دیکھیں گے کہ جب Vgs=2V ہوتا ہے تو ایک چھوٹا سا پلیٹ فارم ہوتا ہے۔ کچھ لوگ سوچیں گے کہ Vgs کے پاس ایک چھوٹا پلیٹ فارم کیوں ہوتا ہے جب یہ طلوع ہوتا ہے؟

Mosvgs چھوٹا پلیٹ فارم

اس سوال کو ذہن میں رکھتے ہوئے، ہم نے مزاحمتی R1 کو 5K سے 1K میں تبدیل کرنے کی کوشش کی، اور دوبارہ نقل کیا، اور پتہ چلا کہ یہ پلیٹ فارم بہت چھوٹا ہو گیا، تقریباً ختم ہو گیا۔ کیوں؟

MOS Vgs چھوٹے پلیٹ فارم کو بہتر بنایا گیا ہے۔

اس رجحان کو سمجھنے کے لیے ہمیں نظریاتی علم کا سہارا چاہیے۔

MOS ٹیوب کے مساوی ماڈل

ہم عام طور پر بائیں طرف MOS ٹیوب کی شکل دیکھتے ہیں، اور دائیں طرف کی شکل کو MOS ٹیوب کا مساوی ماڈل کہا جاتا ہے۔

ان میں، Cgs کو GS parasitic capacitance کہا جاتا ہے، Cgd کو GD parasitic capacitance کہا جاتا ہے، input capacitance Ciss=Cgs+Cgd، آؤٹ پٹ capacitance Coss=Cgd+Cds، ریورس ٹرانسمیشن کیپیسیٹینس Crss=Cgd، جسے ملر کیپیسیٹینس بھی کہا جاتا ہے۔اگر آپ MOS ٹیوب کے ان پٹ اور آؤٹ پٹ کیپیسیٹینس کا تصور نہیں جانتے ہیں، تو براہ کرم کلک کریں: آپ کو MOS ٹیوب کے پیرامیٹرز "تھرمل ریزسٹنس، ان پٹ اور آؤٹ پٹ کیپیسیٹینس اور سوئچنگ ٹائم" دکھانے کے لیے۔ملر اثر کا بنیادی مجرم ملر کیپیسیٹینس ہے۔ ملر اثر سے مراد وہ اثر ہے کہ اس کے ان پٹ اور آؤٹ پٹ کے درمیان تقسیم شدہ کپیسیٹینس Cgd کو الٹا ایمپلیفیکیشن کے عمل کے تحت بڑھایا جاتا ہے، جو مساوی ان پٹ کیپیسیٹینس قدر کو بڑھا دیتا ہے۔ ملر اثر ملر پلیٹ فارم بنائے گا۔

پہلی چیز جس کے بارے میں ہمیں جاننے کی ضرورت ہے وہ یہ ہے کہ: کیونکہ MOS ٹیوب کی تیاری کا عمل یقینی طور پر Cgd پیدا کرے گا، یعنی ملر کیپسیٹر کا ہونا ضروری ہے، اس لیے ملر کا اثر ناگزیر ہے۔
ملر اثر کے نقصانات کیا ہیں؟

MOS ٹرانزسٹر کو آن کرنا شروع سے ہی ایک عمل ہے۔ MOS ٹرانجسٹر کے D pole اور S pole کے اوور لیپنگ کا وقت جتنا لمبا ہوگا، MOS ٹرانجسٹر کی ترسیل کا نقصان اتنا ہی زیادہ ہوگا۔ ملر کیپسیٹر اور ملر پلیٹ فارم کی وجہ سے، MOS ٹیوب کا ٹرن آن ٹائم لمبا ہو جاتا ہے، اور MOS ٹیوب کی ترسیل کا نقصان بڑھنے کا پابند ہے۔

جب ہم نے تخروپن میں G قطب کی مزاحمت R1 کو کم کیا، تو ہم نے پایا کہ ملر پلیٹ فارم کو بہتر کیا گیا تھا؟ ہم سب کو معلوم ہونا چاہئے کہ کیوں۔

ایم او ایس ٹرانزسٹر کے آن ہونے کو گیٹ ریزسٹنس R1 کے ذریعے ان پٹ وولٹیج کے ذریعے پرجیوی کیپیسیٹینس Cgs کے چارج کرنے کے عمل کے طور پر دیکھا جا سکتا ہے۔ چھوٹا R1 ہے، تیز Cgs چارجز اور تیز MOS ٹرانزسٹر آن ہوتا ہے، جو گیٹ کی مزاحمت کو کم کرنے اور ملر پلیٹ فارم کو بہتر بنانے کی وجہ ہے۔
تو ملر پلیٹ فارم پر کیا ہوا؟
NMOS ٹرانزسٹر کے لیے، MOS ٹرانزسٹر کے آن ہونے سے پہلے، D-pole وولٹیج G-pole وولٹیج سے زیادہ ہوتا ہے۔ ان پٹ وولٹیج کے بڑھنے کے ساتھ، Vgs بڑھ جاتا ہے، اور Cgd میں ذخیرہ شدہ چارج کو ایک ہی وقت میں ان پٹ وولٹیج کے ساتھ بے اثر کرنے کی ضرورت ہوتی ہے، کیونکہ G-pole وولٹیج D-pole وولٹیج سے زیادہ ہوتا ہے جب MOS ٹرانزسٹر مکمل طور پر ہوتا ہے۔ چلایا تھا.

لہذا، ملر پلیٹ فارم پر، یہ Cgd چارج کرنے کا عمل ہے، اور اس وقت، Vgs کی تبدیلی بہت کم ہے۔ جب Cgd اور Cgs ایک ہی سطح پر ہوتے ہیں تو Vgs بڑھنا شروع ہوتا ہے۔
آئیے دائیں جانب درج ذیل تصویر میں ملر اثر کا تجزیہ کرتے ہیں،اس سرکٹ ڈایاگرام کی کیا صورتحال ہے؟

ایم او ایس ٹرانزسٹر کا ڈی پول لوڈ ایک انڈکٹر کے علاوہ فری وہیلنگ ڈائیوڈ ہے، جو DC-DC BUCK کے موڈ میں کام کرتا ہے۔ جب MOS ٹرانزسٹر آن ہوتا ہے، VDD انڈکٹر L کو چارج کرتا ہے۔ چونکہ MOS ٹرانزسٹر کا ٹرن آن ٹائم بہت کم ہوتا ہے، اس لیے انڈکٹر کو ایک مستقل کرنٹ سورس کے طور پر لگایا جا سکتا ہے۔ جب MOS ٹرانزسٹر بند ہو جاتا ہے، تو فری وہیلنگ ڈائیوڈ انڈکٹر L کو فری وہیلنگ کرنٹ بنانے کے لیے ایک خارج ہونے کا راستہ فراہم کرتا ہے۔MOS ٹیوب کے کھلنے کو چار مراحل میں تقسیم کیا جا سکتا ہے۔
t0~t1阶段 t0 سے، G قطب کیپسیٹر Cgs کو چارج کرتا ہے۔ جب Vgs 0V سے بڑھ کر Vgs(th) ہو جاتا ہے، تو MOS ٹرانزسٹرز سب آف سٹیٹ میں ہوتے ہیں، Vds میں کوئی تبدیلی نہیں ہوتی، اور Id صفر ہوتا ہے۔
t1~t2阶段
T1 کے بعد، Vgs MOS ٹرانزسٹر کے ٹرن آن وولٹیج Vgs(th) سے زیادہ ہے، اور MOS ٹرانزسٹر چلنا شروع کر دیتا ہے، اور Id کرنٹ بڑھ جاتا ہے۔ اس وقت مساوی سرکٹ ڈایاگرام ذیل میں دکھایا گیا ہے۔ جب آئی ڈی ایس کرنٹ انڈکٹر کرنٹ تک نہیں پہنچتا ہے، تو کرنٹ کا ایک حصہ ڈایڈڈ کے ذریعے بہے گا، اور ڈایڈڈ ڈی ایف اب بھی کنڈکٹنگ حالت میں ہے، اور ڈایڈڈ کے دونوں سرے کلیمپنگ حالت میں ہیں۔ اس وقت، Vds وولٹیج تقریباً بدلا ہوا ہے، صرف ایک چھوٹی سی کمی کے ساتھ (آوارہ انڈکٹنس کا اثر)۔

T2 ~ t3 مرحلہ
Vgs وولٹیج کے بڑھنے کے ساتھ، جب IDS کرنٹ انڈکٹر کرنٹ کے برابر ہوتا ہے، MOS ٹیوب کا D-pole وولٹیج اب diode DF کے ذریعے بند نہیں ہوتا ہے، اور DF ریورس کٹ آف حالت میں ہوتا ہے، اس لیے Vds شروع ہوتا ہے۔ گرانا اس وقت، G-pole کا ڈرائیونگ کرنٹ چارج کرنے کے لیے Cgd میں منتقل ہوتا ہے، اور ملر پلیٹ فارم Vgs میں ظاہر ہوتا ہے، Vgs وولٹیج میں کوئی تبدیلی نہیں ہوتی، اور Vds آہستہ آہستہ آن وولٹیج ڈراپ VF پر گرتا ہے۔

T3 سے T4 تک، جب ملر کیپسیٹر Cgd پوری طرح سے چارج ہو جاتا ہے، Vgs وولٹیج اس وقت تک بڑھتا رہتا ہے جب تک MOS ٹرانجسٹر مکمل طور پر آن نہیں ہو جاتا۔
MOS ٹیوب کے آؤٹ پٹ وکر کے ساتھ مل کر، MOS ٹیوب کی ترسیل کے عمل کا خلاصہ کریں۔
t0 سے t1 تک، MOS ٹیوب کٹ آف زون میں ہے۔ T1 کے بعد، Vgs MOS ٹرانجسٹر کے ٹرن آن وولٹیج سے زیادہ ہے۔ Vgs کے اضافے کے ساتھ، ID میں اضافہ ہوتا ہے۔ جب ID انڈکٹر کرنٹ کی سطح پر بڑھ جاتی ہے تو فری وہیلنگ ڈائیوڈ ریورس میں بند ہو جاتا ہے۔ t2~t3 کے دوران، Vgs ملر سطح مرتفع میں داخل ہوتا ہے۔ اس وقت، ڈی پول کے وولٹیج کو فری وہیلنگ ڈائیوڈ کے ذریعے بند نہیں کیا جاتا ہے، اور MOS کا چٹکی بھرنے والا علاقہ چھوٹا ہو جاتا ہے۔ T3 کے بعد، Vgs بڑھتا رہتا ہے اور Vds بتدریج کم ہوتا جاتا ہے جب تک کہ MOS ٹرانجسٹر مکمل طور پر آن نہ ہو جائے۔

MOS ٹیوب کا آؤٹ پٹ وکر

دستبرداری: یہ مضمون "لائن 8 پر شہر پر حملہ کرنے والا شیر" سے دوبارہ تیار کیا گیا ہے۔ یہ مضمون صرف مصنف کے ذاتی خیالات کی نمائندگی کرتا ہے، اور Sacco Micro اور صنعت کے خیالات کی نمائندگی نہیں کرتا ہے۔ یہ صرف دوبارہ پرنٹ کرنے اور اشتراک کرنے کے لیے ہے تاکہ املاک دانش کے حقوق کے تحفظ کی حمایت کی جا سکے۔ دوبارہ پرنٹ کرتے وقت براہ کرم اصل ماخذ اور مصنف کی نشاندہی کریں۔ اگر کوئی خلاف ورزی ہوتی ہے تو اسے حذف کرنے کے لیے ہم سے رابطہ کریں۔

کمپنی کا ٹیلی فون: +86-0755-83044319
فیکس/فیکس:+86-0755-83975897
ای میل: 1615456225@qq.com
QQ: 332496225 منیجر Qiu
پتہ: کمرہ 809، بلاک سی، ژانتاو ٹیکنالوجی بلڈنگ، نمبر 1079 منزی ایونیو، لونگہوا نیو ڈسٹرکٹ، شینزین

پچھلا

الیکٹرک وہیکل IGBT ٹیکنالوجی کے اطلاق اور ترقی کے بارے میں بات کریں۔

اگلے

"Hualinkona-سیمک کنڈکٹر کرافٹ" سلکان کاربائیڈ MOSFET مینوفیکچرنگ کے بعد بھٹی کے سامنے گیلا علاج