2022年，半导体市场规模约为0.6万亿美元，商业分析师预测，到1.0年将翻一番，达到1.3-2030万亿美元。半导体制造业的显着增长可以从光刻工艺中看出。光刻是一种图案化工艺，可将平面设计转移到晶圆基板的表面上，从而创建晶体管和互连等复杂结构。这是通过复杂的多步骤过程选择性地将光敏聚合物或光刻胶暴露于特定波长的光来实现的。光刻技术的最新进展为尖端半导体的生产创造了竞争优势，使人工智能 (AI)、5G 电信和超级计算等先进技术成为可能。因此，先进的半导体技术对国家安全和经济繁荣具有影响。

目前，最先进的半导体光刻工艺采用EUV（极紫外）光源，特别是波长为13.5nm的光源。 EUV 光允许在半导体内构建更小的单元特征。据报道，目前EUVL系统的成本约为150亿美元，由ASML于2019年首次部署，保持着100%的市场份额。到目前为止，ASML已经出货了三种不同型号的EUVL系统，分别是Twinscan NXE：3400B/C和NXE：3600D。 NXE系统的总出货量从31年第一季度的2019台增加到181年第四季度的2022台。

本报告的结构如下。介绍的其余部分包括EUVL的技术背景、EUVL的国际国内现状以及NIST和CHIPS的研发测量项目概述。第2节包含工作组会议上对EUVL技术的技术现状和要求的讨论。第 3 节概述了调查结果以及工作组会议上讨论的前进方向的建议，并对报告进行了总结。

1.1 EUV光刻技术背景

极紫外光刻 (EUVL) 是制造下一代半导体芯片的关键步骤。EUV 光由高纯度锡产生的高温等离子体产生。固态锡在液滴发生器中熔化，该发生器在真空室内每分钟连续产生超过 3 万个 27μm 的液滴。脉冲式平均功率为 25kW 的二氧化碳激光器以两个连续脉冲照射每个锡液滴，分别使液滴形成和电离。最初会产生数千瓦的 EUV 光，但由于光路中的吸收和散射损耗，只有一小部分用于光刻曝光。13.5nm 光的输出功率和光束质量是通过间接闪烁体相机测量推断出来的。多层聚光系统将光引导至感光区域。持续的氢气流保护聚光系统免受锡碎片的侵蚀。每次曝光后，芯片级自动定位精度需通过每秒0.25次的检测和调整，确保精度≤20,000纳米。总而言之，此过程需要多个不同工程系统之间的精确协调。图1为ASML EUVL组件的照片。

1.2 EUV光刻技术的现状和未来

先进半导体制造的增长主要得益于美国、欧洲和亚洲新建的极紫外光刻（EUV）制造工厂。如前所述，目前唯一一家生产EUV光刻扫描仪组件的公司是总部位于荷兰的ASML。ASML向英特尔、台积电（TSMC）和三星等公司销售EUV光刻扫描仪组件，供其半导体制造工厂使用。EUV光刻系统并非全部在荷兰制造，而是由全球开发的众多模块组成，这些模块随后被运往ASML位于荷兰的总部进行最终组装和测试，最终交付给客户。

从美国的角度来看，ASML的EUV光源的研发和制造均位于加利福尼亚州圣地亚哥。 EUVL 扫描仪组件的光源组件如图 2 所示。值得注意的是，光源组件包括位于 EUVL 扫描仪组件内的源容器，以及制造车间下方的许多组件，包括激光计量、光束运输系统，并驱动激光器及其辅助设备。位于圣地亚哥的光源业务是 ASML 于 2012 年收购 Cymer 以推进 EUV 光源技术的结果。此外，鉴于 EUVL 在半导体制造方面的优势，出口管制最近保护了该技术。具体来说，2022 年 87 月，工业与安全局 (BIS) 发布了一项规则 62186FR2，其中包括对极紫外光刻 (b.XNUMX) 等技术的出口管制。

ASML表示，EUV光刻技术的未来发展包括将数值孔径（NA）从0.33提高到0.55（“高NA”）。高数值孔径可用于减少当前 0.33 数值孔径所需的多模步数，并获得更精细几何形状的分辨率。这与公开发布的 2022 年 IEEE 国际器件和系统路线图 (IRDS) 一致，该路线图要求到 0.5 年晶体管尺寸继续缩小到 2037 纳米。新 NA 平台的目标是提高晶圆和粒子状态的速度，使几何芯片特征的缩放。高NA系统预计将在2023年向客户发货，并在2025年实现全面量产。2023年初，ASML宣布他们取得了两项新的EUV功率记录，以每小时600W的EUV发射运行，满足高NA EXE：5200剂量稳定性规范和 700W 开环运行。此次 600W 演示较五年前实现大批量 EUV 制造之前交付的 250W 有所提高。

继续......