对于相同的任务，该芯片用于片上学习的能耗仅为先进专用集成电路（ASIC）系统的3%。

当前，生成式人工智能引发了人工智能行业新一轮发展浪潮。大算力支持的人工智能技术正在极大地改变人类的生活和工作方式。然而，人工智能模型所需的大量参数导致对计算能力的需求不断增加，迫切需要找到解决方案来弥补巨大的计算差距并实现能源效率的显着提高。高性能、高能效芯片已成为算力的具体载体和驱动这一波智能革命发展的核心基础，也是人类社会不断发展的原动力。

针对传统存储计算分离架构制约计算能力的重大挑战，清华大学集成电路学院吴华强教授和高斌副教授重点研究存储电阻存储计算一体化技术，探索了一种存储计算分离技术。计算机系统的新范例。

记忆电阻存储计算一体化技术从器件、电路和理论计算等方面彻底革新了传统冯诺依曼计算架构，实现了计算能力和能效的跨越式提升。该技术还可以利用底层设备的学习特性，支持实时片上学习，赋能基于本地学习的边缘训练新场景。目前国际层面的相关研究主要集中在存储电阻阵列层面的学习功能演示。然而，实现支持高效片上学习的全局集成存储电阻芯片仍面临重大挑战，这主要是由于传统反向传播训练算法所需的高精度权重更新方法与存储电阻的实际特性兼容性较差。

针对上述问题，吴华强教授和高斌副教授基于存储计算一体化计算范式，开发了全球首款全局集成存储电阻的存储计算一体化芯片，支持高效片上学习（机器学习可直接在硬件端完成）。他们在支持片上学习的记忆电阻存储计算一体化芯片领域取得重大突破，有望推动人工智能、自动驾驶和可穿戴设备的发展。相关成果在线发表于最新一期《Science》杂志上。

据悉，该芯片实现了片上学习能耗仅为先进专用集成电路（ASIC）系统的1/35，同时还有望实现75倍的能效提升。

基于内存-电阻器存储-计算集成的通用算法和架构，可实现高效的片上学习。

使用神经形态记忆电阻芯片进行边缘学习

小型车自动跟踪控制增量学习演示

对于相同的任务，该芯片实现片上学习的能耗仅为先进技术下专用ASIC系统的3%，展现出突出的能效优势，满足人工智能高算力需求的巨大潜力时代。这为突破传统冯诺依曼计算架构下的能效瓶颈提供了一条创新的发展路径。

“存储与计算一体化的片上学习可以有效保护用户隐私和数据，同时实现更低的延迟和更小的能耗。”博士后研究员姚鹏博士解释道。该芯片参考仿生大脑处理方法，可针对不同任务实现快速“片上训练”和“片上识别”，以低功耗有效执行边缘计算场景下的增量学习任务，以适应新情况、学习新事物知识，满足用户的个性化需求。

例如，有些人习惯在数字“7”中间加短划线。起初，智能芯片无法识别这个符号，但经过对两个或三个这样的书写“7”的训练后，它可以准确地将其识别为数字“7”。

在复杂多变的国际形势下，突破技术“瓶颈”仍然是当前的焦点。

面对先进研发设备短缺等现实问题，团队成员对于自己采取的每一步是否正确、结果是否能够达到预期、技术是否可以进一步优化等都有些茫然。所有这些对每个人来说都是巨大的负担。

首先，存在技术挑战。忆阻器芯片的研发涉及材料科学、物理学、电子工程等多个学科的前沿知识。在众多的技术挑战中，首先要解决的就是如何实现忆阻器件的大规模集成。团队通过大量的实验和理论研究，提出了架构-电路-流程协同优化的方法，为存储计算一体化系统的设计提供了指导。

其次，存在工程挑战。随着大规模集成工艺和关键电路设计的到位，如何克服自下而上的多尺度非理想效应引起的误差并将其组装成高效的系统芯片？在团队师生的共同努力下，提出了STELLAR架构，完成了算法优化和仿真实验，制作出了高效存储计算一体化学习芯片，实现了速度和能效的显着提升。

“这条路虽然艰难，但意义非凡，是当前全球高科技领域的重要战场。”高斌认为。芯片研究是一个漫长而艰巨的过程，目前还看不到明显的突破。但通过不断的研究和学习，取得了宝贵的成果。

作为学术论文的第一作者，张文斌和姚鹏在博士学习期间在半导体、微电子、软件算法、神经拟态计算等多个研究领域获得了广泛的知识。他们积累了丰富的研发成果和宝贵的工程经验。

从无到有，从弱到强。在这条没有捷径的科研道路上，这些“芯片青年”经历了无数次准备和观察后放弃的时刻，又在无数次挫折后重新出发，克服了一个又一个挑战。

展望未来，吴华强希望团队的解决方案和技术能够超越实验室，有效推动科研成果转化。他们致力于服务国家和社会的需求。