Proses pengesahan cip kenderaan dan pandangan

Laman Utama Berita Sorotan Harian Proses pengesahan cip kenderaan dan pandangan

2022-03-17 1205

Analisis menunjukkan bahawa dengan perkembangan pesat tenaga baharu dan kereta tanpa pemandu, fungsi cip tolok kereta menjadi semakin penting, yang merupakan hala tuju penting bagi aplikasi industri cip. Kertas kerja ini menerangkan proses pengesahan yang berkaitan, spesifikasi dan piawaian syarikat reka bentuk litar bersepadu yang memasuki bidang cip tolok kereta, pengesahan kebolehpercayaan yang berkaitan dan analisis kegagalan cip tolok kereta, membincangkan sasaran kecacatan sifar pengeluaran besar-besaran cip tolok kereta, analisis masalah dan batasan dalam pembangunan cip tolok kereta domestik, dan mengharapkan arah pembangunan.
0 pengenalan
Dengan pembangunan mendalam elektronik automotif dan empat pemodenan baharu (elektrifikasi, rangkaian, risikan dan perkongsian) yang ditubuhkan oleh industri automotif, ini membawa peluang baharu untuk aplikasi cip semikonduktor dalam bidang automotif. Dalam beberapa tahun kebelakangan ini, permintaan sedang berkembang pesat, yang membawa perubahan industri baharu kepada pasaran kereta. Jadikan cip tolok kereta memainkan peranan yang semakin penting dalam bidang aplikasi seperti kawalan kuasa, kawalan casis dan infotainmen [1]. Dalam tempoh lima tahun yang lalu, kadar pertumbuhan tahunan kompaun pasaran semikonduktor automotif global adalah kira-kira 4.8%, manakala pasaran semikonduktor automotif China ialah 11.6%. Ini terutamanya kerana tahap elektronikisasi kenderaan tenaga baru semakin tinggi dan lebih tinggi, yang membawa peningkatan yang ketara dalam permintaan pelbagai semikonduktor automotif [2]. Menurut ramalan Deloitte, hasil semikonduktor automotif akan melebihi 60 bilion USD pada 2022 [3], yang pasti akan menarik lebih banyak pengeluar cip untuk mengambil bahagian. Berbanding dengan cip elektronik pengguna, cip tolok kereta lebih menuntut. (1) Cip tolok kereta adalah lebih tinggi daripada piawaian cip pengguna dan industri; (2) Cip tolok kereta mempunyai keperluan yang lebih ketat untuk persekitaran kerja, seperti suhu, kelembapan, EMC dan hakisan gas berbahaya, yang mempunyai keperluan yang berbeza mengikut aplikasi yang berbeza; (3) Pembangunan dan pengesahan cip tolok kereta adalah mahal, dengan ambang tinggi dan kitaran panjang; (4) Ia perlu melepasi piawaian pengauditan yang sepadan. Terdapat dua syarat untuk cip tolok: (1) ia memenuhi piawaian pengurusan kualiti rantaian bekalan sifar kegagalan IATF 16949; (2) Memenuhi piawaian kebolehpercayaan AEC yang didorong oleh industri automobil Amerika Utara. Disebabkan oleh kitaran reka bentuk yang panjang dan halangan teknikal yang tinggi, keseluruhan industri cip kereta dimonopoli oleh gergasi asing, seperti Infineon dan Renesas, yang menumpukan pada segmen pasaran cip kereta mewah. Pada masa yang sama, berpuluh-puluh syarikat reka bentuk cip telah muncul di China untuk menjadi pembekal cip elektronik automotif, dengan jenis daripada bantuan pemandu, kawalan pusat, pengurusan bateri, penderia imej dan pemproses isyarat [4]. Syarikat kereta tradisional antarabangsa, seperti Toyota, Ford dan Volkswagen, terlibat secara aktif dalam penyelidikan dan pembangunan cip elektronik automotif. Beberapa syarikat kereta arus perdana di China juga terlibat dalam penyelidikan dan pembangunan cip, seperti BYD dan SAIC, yang mengambil bahagian dalam penyelidikan dan pembangunan cip dalam pelbagai bentuk dan menerima revolusi baharu industri cip automotif. Lebih mudah bagi mereka untuk menggabungkan senario aplikasi dan sumber kewangan mereka sendiri untuk mempromosikan pengenalan pantas reka bentuk cip. Tesla, yang diwakili oleh tenaga baharu, telah melancarkan cip FSD, dan persaingan sekitar pemanduan automatik peringkat tinggi telah bermula. Industri automobil telah berkembang pesat ke era kecerdasan. Menggabungkan dengan pasaran besar cip tolok kereta, mengikut ciri aplikasinya dan keperluan standard untuk memasuki bidang ini, kertas kerja ini akan memfokuskan pada membincangkan syarat pengesahan piawaian kebolehpercayaan IATF 16949 dan AEC untuk memasuki bidang ini. Melalui ujian saringan penuaan dan analisis punca cip yang gagal, kebolehpercayaan cip tolok kereta boleh dipastikan untuk mencapai matlamat kegagalan sifar. Akhir sekali, ia menantikan penyeragaman spesifikasi pengesahan cip tolok kereta, pengesahan kebolehpercayaan komprehensif, ujian saringan penuaan yang cekap dan analisis kegagalan profesional.
1 Pengesahan berkaitan cip tolok 1.1 IATF16949
Dalam industri automobil, aktiviti pensijilan kualiti mempunyai piawaian dan keperluan pensijilan industri mereka sendiri di semua bahagian dunia, seperti standard VDA6.1 industri automobil Jerman, standard EAQF Perancis, standard AVSQ Itali dan standard QS-9000 bagi Amerika Syarikat. Pasukan Petugas Automobil Antarabangsa (IATF), yang ditubuhkan pada tahun 1997, bekerjasama dengan Pertubuhan Standardisasi Antarabangsa (ISO/TC 176) untuk mencapai standard sistem kualiti global bersatu dan pensijilan untuk industri automobil. Berdasarkan piawaian industri automobil nasional, IATF16949 telah digubal dan diperkenalkan pada tahun 1999. IATF 16949 ialah piawaian sistem pengurusan kualiti terkini [5]. IATF16949 ialah kumpulan automobil antarabangsa, yang berorientasikan pelanggan dan mengambil kira keperluan khasnya. Memandangkan beberapa isu yang telah diberi perhatian oleh industri automobil sejak beberapa tahun kebelakangan ini, seperti keselamatan kereta, klausa baharu telah ditambah kepada piawaian [6,7]. IATF16949 terpakai kepada pengeluar kereta dan pembekal alat ganti langsung mereka. Pengeluar ini berkaitan secara langsung dengan pengeluaran automobil, yang boleh memproses aktiviti pembuatan dan menambah nilai kepada produk mereka melalui aktiviti tersebut. Sebagai contoh, dalam keseluruhan rangkaian industri kerepek, kilang wafer dan kilang pembungkusan perlu mengeluarkan cip kereta mengikut ketat piawaian IATF16949. Dan unit-unit yang hanya mempunyai fungsi sokongan, seperti pusat reka bentuk dan pengedaran, tidak perlu mendapatkan pensijilan ini [8].
1.2 pensijilan standard AEC
AEC: Majlis Elektronik AUTOMOTIF telah ditubuhkan pada tahun 1994 oleh tiga syarikat automobil Amerika Utara (Chrysler, Ford dan General Motors) untuk mewujudkan satu set piawaian sistem kualiti am [9]. AEC menetapkan piawaian kawalan kualiti produk, menggalakkan pelaksanaan kesejagatan alat ganti kereta, dan meletakkan asas yang baik untuk perkembangan pesat pasaran. Spesifikasinya terutamanya termasuk AEC-Q100 (IC litar bersepadu), AEC-Q101 (komponen diskret), AEC-Q102 (LED fotoelektrik diskret), AEC-Q104 (komponen berbilang cip) dan AEC-Q200 (komponen pasif). Antaranya, AEC-Q100 adalah spesifikasi pengesahan untuk litar bersepadu IC. Tujuannya adalah untuk menentukan kualiti dan kebolehpercayaan peranti yang dapat memenuhi keperluan tertentu melalui ujian tekanan dalam aplikasi [10].
1.2.1Reka bentuk cip tolok kereta
Daripada fungsi penggunaan produk, keadaan kerja (voltan, julat frekuensi, dll.), dan teknologi perpustakaan reka bentuk sel yang digunakan dalam cip, prinsip reka bentuk litar ditentukan untuk memenuhi keperluan cip tolok kereta. Proses pelaksanaan boleh mengenal pasti mod kegagalan yang berpotensi, kesannya terhadap sistem dan pelanggan, dan menentukan keterukan dan kemungkinan puncanya. Memandangkan reka bentuk lebihan, reka bentuk ini boleh mengelakkan kemungkinan ralat penyimpanan data dalam bentuk kod pembetulan ralat dan menggantikan unit yang rosak. Wujudkan mekanisme ujian sendiri, tambah beberapa nod laluan dalam litar untuk ujian melalui masa ujian yang munasabah bagi cip, ketahui unit yang rosak dalam masa, dan jalankan rawatan yang relevan untuk mengurangkan pengaruh yang disebabkan oleh turun naik proses. Dalam peringkat reka bentuk cip, kita harus mula mempertimbangkan eksperimen kebolehpercayaan cip. Menggunakan alat analisis dan simulasi kejuruteraan bantuan komputer boleh meningkatkan kebolehpercayaan produk dalam masa yang lebih singkat. Alat seperti analisis unsur terhingga, analisis haba dan model ramalan kebolehpercayaan sedang digunakan dengan lebih meluas, supaya cip tolok kereta secara aktif meningkatkan kebolehpercayaan dan kestabilan peranti pada permulaan reka bentuk.
1.2.2Pembuatan kerepek
Langkah utama pembuatan wafer termasuk implantasi ion, fotolitografi, etsa dan salutan. Dalam setiap proses, adalah perlu untuk mengetahui parameter optimum melalui alat penyelidikan dan analisis statistik matematik, untuk memenuhi keperluan untuk meningkatkan hasil dan kualiti cip. Kilang Fab boleh memastikan kestabilan proses dengan mengesan parameter ujian tertentu, nombor cip, kekerapan dan maklumat lain bagi setiap proses.
1.2.3ujian cip
Cuba capai liputan ujian maksimum dalam masa yang munasabah dan saring keluar produk yang rosak terlebih dahulu untuk mengelak daripada mengalir kepada pelanggan. Cara penting untuk menguji cip dengan lebih pantas dan lebih berkesan ialah melalui reka bentuk ujian kendiri cip, yang juga boleh mengurangkan pergantungan pada sumber ATE luaran. Penetapan standard had ujian untuk produk yang baik boleh berdasarkan cadangan dalam dokumen AEC_Q004 dan formula sisihan piawai data tertentu, had tepuk statik = min teguh & tambah Mn; 6 Sigma Teguh. Melalui analisis data besar, turun naik proses boleh dikawal untuk memastikan kestabilan kualiti produk. Kaedah ini boleh Semak dan dikemas kini secara berkala. Kegagalan produk sebelum digunakan adalah hasil, dan kegagalan produk semasa penggunaan adalah kebolehpercayaan, jadi ujian cip secara langsung berkaitan dengan kebolehpercayaan cip. Keluk tab mandi terdiri daripada tiga bahagian: tempoh syaitan awal, tempoh stabil dan tempoh kehilangan. Ujian Burn-in adalah langkah penting dalam ujian cip ATV(Automotif). Fungsi utamanya adalah untuk mengeluarkan cip kegagalan awal produk sebelum cip dihantar untuk mencapai kebolehpercayaan pengguna yang tinggi. Peringkat awal ialah peringkat dengan kadar kegagalan yang agak tinggi. Kegagalan cip biasanya disebabkan oleh kecacatan atau masalah yang wujud pada cip, seperti kecacatan reka bentuk, proses pembuatan yang tidak normal atau kecacatan bahan yang wujud. Kecacatan ini akan membawa kepada kegagalan yang berkaitan dengan masa dan tekanan, dan kadar kegagalan biasanya dicirikan oleh Dppm. Secara khusus, cip harus tertakluk kepada ujian penuaan 100% untuk tempoh masa tertentu, seperti menggunakan voltan pincang dan suhu tinggi, dan kemudian ujian ATE biasa harus dijalankan untuk skrin [11]. Tempoh stabil dalam lengkung tab mandi (Rajah 1) mewakili bahawa kadar kegagalan cip adalah agak stabil semasa hayat perkhidmatannya, dan kegagalannya biasanya diterangkan dari segi FIT(kegagalan dalam masa) atau MTBF(Masa Min Antara Kegagalan) Jam. Peringkat kehilangan menunjukkan bahawa kadar kegagalan cip mula meningkat disebabkan oleh kehilangan litar dalaman cip, yang bermaksud bahawa cip telah mencapai hayat perkhidmatan hadnya.

1.2.4 Pengesahan kebolehpercayaan cip AEC-Q100
AEC-Q100, sebagai piawaian pengesahan kebolehpercayaan elektronik automobil, mempunyai tujuan utama berikut: (1) Pelanggan mempunyai piawaian dan spesifikasi untuk rujukan; (2) Pembekal cip boleh menghapuskan kemungkinan kerosakan yang mungkin wujud dalam cip. Jadual 1 menunjukkan bahawa AEC-Q100 dibahagikan kepada gred produk yang berbeza mengikut suhu persekitaran kerja peranti, yang berkaitan dengan aplikasi khusus cip. Julat suhu kerja standard gred tertinggi yang paling ketat ialah-40 ~ 150 ℃. Pembekal perlu terus mengoptimumkan reka bentuk produk, mengguna pakai proses pembuatan dan pembungkusan yang maju dan stabil, dan menerima pakai prosedur ujian yang ketat untuk memenuhi keperluan standard yang tinggi untuk suhu kerja dan kebolehpercayaan cip tolok kereta.

AEC-Q100 mentakrifkan pengesahan dan piawaian kawalan kad berkaitan yang diperlukan oleh cip dalam pelbagai peringkat seperti reka bentuk, pembuatan, pembungkusan, ujian dan pengeluaran besar-besaran. Daripada kandungan, ia secara khusus merangkumi 41 ujian dalam 7 kategori, seperti yang ditunjukkan dalam Rajah 2, iaitu proses pengesahan dan kandungan spesifikasi AEC-Q100 Rev-H [12]. Ia boleh dibahagikan secara kasar kepada: Kumpulan A (ujian tekanan persekitaran dipercepatkan), Kumpulan B (ujian hayat kerja dipercepatkan), Kumpulan C (ujian integriti pakej), Kumpulan D (ujian kebolehpercayaan tahap wafer), Kumpulan E (ujian pengesahan elektrik), Kumpulan F (ujian kebolehsaringan) dan Kumpulan G (ujian integriti pakej tertutup). Pada masa ini, AEC-Q100 telah menjadi spesifikasi penting untuk cip tolok kereta. Biasanya, pembekal cip tolok kereta perlu melengkapkan pengesahan projek mereka, dan kemudian "mengisytiharkan sendiri" bahawa produk mereka telah lulus keputusan pengesahan yang berkaitan. AEC tidak akan memberikan sebarang pensijilan kepada pembekal. Oleh kerana bilangan sampel yang kecil, ujian ini adalah perlu dan tidak mencukupi, mencerminkan batasan kaedah ini. Ujian ini boleh digunakan untuk menafikan kebolehgunaan peranti, tetapi tidak dapat ditentukan bahawa cip yang dihasilkan secara besar-besaran memenuhi piawaian penggunaan dalam senario tertentu. Oleh itu, ujian saringan penuaan cip tolok kereta yang dihasilkan secara besar-besaran adalah amat penting, yang menjadikan cip yang disediakan kepada pelanggan dalam tempoh yang stabil dan meningkatkan kebolehpercayaan cip tolok kereta. Pada masa yang sama, melalui analisis kegagalan, di satu pihak, punca kegagalan cip boleh dikenal pasti, dan langkah-langkah yang sepadan boleh diambil untuk membasmi masalah; sebaliknya, menyasarkan kecacatan yang wujud, kita boleh mengoptimumkan dan mengetatkan ujian untuk menyaringnya, untuk mencapai matlamat kadar kegagalan sifar cip tolok kereta. 2 Kegagalan semikonduktor tidak dapat dielakkan dalam proses penyelidikan, pengeluaran dan penggunaan. Melalui analisis kegagalan yang disasarkan: (1) Ia boleh membantu pereka bentuk mengetahui kecacatan dalam reka bentuk cip, contohnya, hasilnya boleh disahkan oleh pembaikan litar FIB. (2) Kita boleh mengetahui kecacatan yang wujud dalam proses pembuatan dan pembungkusan cip, dan mengemukakan skim penambahbaikan praktikal. (3) Nilaikan kesahihan vektor ujian yang berbeza, dan sediakan tambahan yang diperlukan untuk ujian pengeluaran. Analisis kegagalan cip terutamanya berdasarkan dunia mikro, memerhati dan menganalisisnya dari aspek elektrik, fizik, kimia dan bahan, dan mencari punca kegagalan cip pada dasarnya [13]. Alat analisis dan kaedah ujian utama ditunjukkan dalam Rajah 3. Kerumitan proses semikonduktor semakin tinggi dan lebih tinggi, yang juga membawa lebih banyak kesukaran kepada analisis kegagalan. Sebagai contoh, pengurangan lebar garis memerlukan resolusi mikroskop elektron yang lebih tinggi, dan pengurangan jarak lapisan logam meningkatkan kesukaran penyediaan sampel. Melalui fenomena kegagalan, digabungkan dengan reka bentuk cip dan prinsip kerja, maklumat dan data tepat cip boleh dikuasai, supaya analisis dan pertimbangan yang betul dapat dibuat. Mekanisme kegagalan cip semikonduktor am selepas digunakan boleh dibahagikan kepada kategori berikut [14]. (1) Terdapat kecacatan dalam reka bentuk cip, yang terutamanya mencerminkan bahawa fungsi cip tidak dapat direalisasikan. (2) Kegagalan ontologi yang berkaitan, seperti kecacatan bahan semikonduktor atau masalah substrat itu sendiri yang digunakan dalam pembungkusan. (3) Kegagalan disebabkan oleh turun naik proses. ① kegagalan berkaitan lapisan dielektrik cip, seperti oksida pintu, lapisan dielektrik antara logam dan kecacatan lain; ② Terdapat kecacatan antara substrat silikon dan antara muka SiO2, seperti Dislokasi; ③ Kakisan logam pada lapisan sambung logam di hujung belakang cip disebabkan oleh elektromigrasi logam atau pencemaran yang mengandungi halogen dan halida; ④ Litar pintas atau litar terbuka yang disebabkan oleh sambungan pin yang disebabkan oleh parameter proses pembungkusan yang tidak munasabah. (4) Kegagalan yang diperkenalkan oleh ujian adalah disebabkan terutamanya oleh Pembunuhan berlebihan cip yang disebabkan oleh penetapan voltan vektor ujian yang tidak munasabah.

3 menganalisis
Keselamatan dan kebolehpercayaan cip tolok adalah pertimbangan utamanya, yang bukan sahaja dicerminkan dalam peringkat reka bentuk dan pembangunan cip, tetapi juga amat penting dalam pemeriksaan ujian dan pengesahan kebolehpercayaan. Prospek pasarannya yang luas menjadikan lebih banyak pembekal cip mula memasuki bidang ini dan menyertai perancangan perindustrian cip tolok kereta. Digabungkan dengan keperluan standard pengurusan kualiti rantaian bekalan IATF16949 dan kebolehpercayaan AEC-Q100, proses semasa dan sistem pengesahan cip tolok kereta perlu dipertingkatkan. (1) Adalah perlu bagi pakar teknikal (kereta keseluruhan, reka bentuk cip, pembuatan, pembungkusan dan ujian cip, dsb.) untuk mewujudkan satu set piawaian yang lebih profesional, piawai dan berorientasikan aliran untuk penubuhan sistem penyeragaman cip tolok kereta . (2) Pengesahan kebolehpercayaan cip perlu lebih menyeluruh, dan kebolehpercayaan produk perlu direka bentuk dan dihasilkan. (3) Ujian penuaan perlu lebih cekap. Cip tolok kereta boleh mengeluarkan peranti kegagalan awal dengan 100% penuaan, yang akan menyerlahkan peranan ujian penuaan apabila parameter pengedaran Weibull β kurang daripada 1, iaitu, kadar kegagalan awal menunjukkan arah aliran menurun yang ketara. Pada premis untuk menghapuskan kegagalan awal cip, lebih pendek masa ujian penuaan, lebih baik. (4) Analisis punca cip yang gagal perlu membentuk gelung tertutup. Khususnya, adalah perlu untuk mengetahui cip gagal yang terlepas kerana kawalan kad parameter pembuatan proses tidak munasabah atau liputan ujian tidak cukup komprehensif, kerana ia mungkin membawa masalah kelompok. Kes kegagalan yang berbeza memerlukan pengumpulan data dan analisis komprehensif dari aspek reka bentuk cip, pembuatan proses, ujian pakej, penggunaan peranti, dsb., untuk mengetahui punca kegagalan dan kemudian memberi maklum balas untuk membentuk penyelesaian. Pada masa yang sama, barisan pembuatan cip perlu menggunakan teknologi pemantauan profesional yang lebih aktif, seperti teknologi CPK, teknologi SPC dan teknologi PPM, yang boleh menganalisis dan meramalkan kapasiti pengeluaran dan kestabilan proses [15]. Kesimpulan 4Dalam kerja amali, masalah penyediaan data TSP dan visualisasi data TSP sering dihadapi. Berdasarkan pengalaman kerja praktikal, kertas kerja ini merumuskan dua kaedah di atas untuk membuat visualisasi data TSP untuk menyelesaikan masalah pemprosesan data TSP.

Penafian: Artikel ini diterbitkan semula daripada "Semikonduktor Dalam Talian". Artikel ini hanya mewakili pandangan peribadi pengarang, dan tidak mewakili pandangan Sacco Micro dan industri. Ia hanya untuk mencetak semula dan berkongsi untuk menyokong perlindungan hak harta intelek. Sila nyatakan sumber dan pengarang asal semasa mencetak semula. Jika terdapat sebarang pelanggaran, sila hubungi kami untuk memadamkannya.

Tel Syarikat: +86-0755-83044319
Faks/faks:+86-0755-83975897
E-mel: 1615456225@qq.com
SQ: 3518641314 Pengurus Li
QQ: 332496225 Pengurus Qiu
Alamat: Bilik 809, Blok C, Bangunan Teknologi Zhantao, No.1079 Minzhi Avenue, Daerah Baru Longhua, Shenzhen

sebelum

Semikonduktor Mikro Slkor Diberi Paten Model Utiliti Baharu untuk Peranti Pemanasan Tiristor

Seterusnya

Menawarkan 20 Model Popular Secara Percuma – Slkor Merebut Masa untuk Penggantian Domestik