Para a mesma tarefa, o consumo de energia deste chip para aprendizagem no chip é de apenas 3% daquele do sistema Advanced Process-Specific Integrated Circuit (ASIC).

Atualmente, a inteligência artificial generativa desencadeou uma nova onda de desenvolvimento na indústria de IA. As tecnologias de IA apoiadas por um grande poder computacional estão a mudar enormemente a forma como os humanos vivem e trabalham. No entanto, o enorme número de parâmetros necessários para os modelos de IA levou a uma procura crescente de poder computacional, tornando imperativo encontrar soluções para colmatar a enorme lacuna informática e alcançar melhorias significativas na eficiência energética. Os chips de alto desempenho e eficiência energética tornaram-se os portadores específicos do poder computacional e a base central que impulsiona o desenvolvimento desta onda de revolução inteligente, bem como a força motriz por trás do desenvolvimento contínuo da sociedade humana.

Para enfrentar os principais desafios enfrentados pelas arquiteturas tradicionais de separação de computação de armazenamento que restringem o poder da computação, o professor Wu Huaqiang e o professor associado Gao Bin da Escola de Circuitos Integrados da Universidade de Tsinghua se concentraram na pesquisa de tecnologia integrada de computação de armazenamento com resistor de memória e exploraram um novo paradigma para sistemas computacionais.

A tecnologia integrada de armazenamento e computação com resistor de memória revolucionou a arquitetura de computação tradicional de von Neumann nos aspectos de dispositivo, circuito e computação teórica, alcançando uma melhoria significativa no poder de computação e na eficiência energética. Esta tecnologia também pode utilizar as características de aprendizagem dos dispositivos subjacentes para apoiar a aprendizagem no chip em tempo real, capacitando novos cenários de treinamento de ponta baseado em aprendizagem local. Atualmente, pesquisas relacionadas em nível internacional concentram-se principalmente no aprendizado de demonstrações de funções no nível do conjunto de resistores de memória. No entanto, a realização de chips resistores de memória globalmente integrados que suportam aprendizagem eficiente no chip ainda enfrenta desafios significativos, principalmente devido à baixa compatibilidade entre o método de atualização de peso de alta precisão exigido pelo algoritmo de treinamento de retropropagação tradicional e as características reais dos resistores de memória.

Para resolver os problemas acima, o professor Wu Huaqiang e o professor associado Gao Bin, com base no paradigma de computação integrada de computação de armazenamento, desenvolveram o primeiro chip integrado de computação de armazenamento com resistor de memória globalmente integrado do mundo que suporta aprendizado eficiente no chip (o aprendizado de máquina pode ser diretamente concluído no final do hardware). Eles fizeram avanços significativos no campo de chips integrados de computação de armazenamento de resistores de memória que apoiam a aprendizagem no chip, o que deverá promover o desenvolvimento de inteligência artificial, direção autônoma e dispositivos vestíveis. As conquistas relevantes foram publicadas online na última edição da Science.

É relatado que este chip atinge um consumo de energia para aprendizagem no chip que é apenas 1/35 daquele do sistema Advanced Process-Specific Integrated Circuit (ASIC), ao mesmo tempo que se espera que alcance uma melhoria de 75 vezes na eficiência energética.

Algoritmos e arquiteturas universais baseados na integração de armazenamento-computação com resistor de memória para aprendizado eficiente no chip.

Aprendizado de ponta usando chips resistores de memória neuromórfica

Demonstração de aprendizagem incremental para controle automático de rastreamento de um carro pequeno

Para a mesma tarefa, o consumo de energia da aprendizagem no chip alcançado por este chip é de apenas 3% daquele de um sistema ASIC especializado sob tecnologia avançada, demonstrando excelentes vantagens de eficiência energética e grande potencial para atender às altas demandas de poder computacional da IA. era. Isto fornece um caminho de desenvolvimento inovador para romper o gargalo da eficiência energética sob a tradicional arquitetura de computação von Neumann.

“O aprendizado no chip de integração de armazenamento e computação pode proteger efetivamente a privacidade e os dados do usuário, ao mesmo tempo em que obtém menor latência e menor consumo de energia”, explicou o Dr. Yao Peng, pesquisador de pós-doutorado. Referindo-se aos métodos de processamento cerebral biomimético, este chip pode alcançar rápido "treinamento no chip" e "reconhecimento no chip" para diferentes tarefas, executando efetivamente tarefas de aprendizagem incremental em cenários de computação de ponta com baixo consumo de energia para se adaptar a novas situações e aprender novas conhecimento, atendendo às necessidades personalizadas dos usuários.

Por exemplo, algumas pessoas estão acostumadas a adicionar um pequeno travessão no meio do número “7”. A princípio, o chip inteligente não reconhece este símbolo, mas depois de treinar dois ou três "7" escritos, ele pode reconhecê-lo com precisão como o número "7".

Na situação internacional complexa e em constante mudança, a superação da tecnologia "gargalo" continua a ser um foco atual.

Confrontados com problemas práticos, como a escassez de equipamento avançado de investigação e desenvolvimento, os membros da equipa não sabem se cada passo que dão está correcto, se os resultados podem satisfazer as expectativas e se a tecnologia pode ser ainda mais optimizada. Tudo isso representa um fardo enorme para todos.

Em primeiro lugar, existem desafios tecnológicos. O desenvolvimento de chips memristores envolve conhecimento de ponta de diversas disciplinas, como ciência de materiais, física e engenharia eletrônica. Entre muitos desafios técnicos, o primeiro a ser abordado é como conseguir a integração em larga escala de dispositivos memristivos. Através de um grande número de experimentos e estudos teóricos, a equipe propôs um método de co-otimização arquitetura-circuito-processo, que forneceu orientação para o projeto de sistemas integrados de armazenamento e computação.

Em segundo lugar, existem desafios de engenharia. Com o processo de integração em larga escala e o projeto de circuito crítico implementados, como os erros causados ​​por efeitos não ideais de baixo para cima em múltiplas escalas podem ser superados e montados em um chip de sistema eficiente? Com o esforço conjunto dos professores e alunos da equipe, a arquitetura STELLAR foi proposta, a otimização de algoritmos e experimentos de simulação foram concluídos, e um chip de aprendizagem integrado de armazenamento e computação altamente eficiente foi fabricado, alcançando uma melhoria significativa na velocidade e na eficiência energética.

"O caminho é difícil, mas tem um significado extraordinário. É um importante campo de batalha no atual campo global de alta tecnologia", acredita Gao Bin. A pesquisa de chips é um processo longo e árduo, sem nenhum avanço aparente à vista. No entanto, através de pesquisa e aprendizagem contínuas, são obtidas conquistas valiosas.

Como primeiros autores de artigos acadêmicos, Zhang Wenbin e Yao Peng adquiriram amplo conhecimento em vários campos de pesquisa, como semicondutores, microeletrônica, algoritmos de software e computação neuromórfica durante seus estudos de doutorado. Eles acumularam ricos resultados de pesquisa e desenvolvimento e valiosa experiência em engenharia.

Do nada para alguma coisa, da fraqueza para a força. Neste caminho da investigação científica, que não tem atalhos, estes “jovens chips” viveram inúmeros momentos de desistência após preparação e observação, para recomeçarem após inúmeros contratempos, superando um desafio após o outro.

Olhando para o futuro, Wu Huaqiang espera que as soluções e tecnologias da equipa possam ir além do laboratório e promover eficazmente a transformação das conquistas da investigação científica. Eles se dedicam a atender às necessidades do país e da sociedade.