Dibandingkan dengan LDO, rangkaian DC-DC jauh lebih rumit, dengan kebisingan yang lebih tinggi dan persyaratan tata letak dan tata letak yang lebih tinggi. Kualitas tata letak berpengaruh langsung terhadap kinerja DC-DC, sehingga sangat penting untuk mengetahui tata letak DC-DC.

1. Tata letak yang buruk

• EMI, pin SW DC-DC akan memiliki dv/dt yang lebih tinggi, dan dv/dt yang lebih tinggi akan menyebabkan interferensi EMI yang lebih besar;
• Kebisingan kabel ground, kabel ground yang buruk, akan menghasilkan noise switching yang relatif besar pada kabel ground, dan noise ini akan mempengaruhi bagian lain dari rangkaian;
• Penurunan tegangan terjadi pada kabel, dan kabel terlalu panjang, yang akan menyebabkan penurunan tegangan pada kabel dan mengurangi efisiensi keseluruhan DC-DC; Penurunan tegangan terjadi pada kabel, dan kabel juga panjang, yang akan menyebabkan penurunan tegangan pada kabel dan mengurangi efisiensi keseluruhan DC-DC;

2. Prinsip umum

• Rangkaian arus switching harus sependek mungkin;
• Sinyal ground dan ground arus tinggi (power ground) dirutekan secara terpisah, dan dihubungkan pada satu titik di chip GND;

① Sirkuit peralihan pendek

LOOP1 berwarna merah pada gambar di bawah menunjukkan arah aliran arus ketika tabung sisi tinggi DC-DC dihidupkan dan tabung sisi rendah dimatikan; LOOP2 hijau adalah arah aliran arus ketika tabung sisi tinggi ditutup dan tabung sisi rendah dibuka;

Untuk membuat kedua rangkaian ini sekecil mungkin dan mengurangi interferensi, prinsip-prinsip berikut harus diperhatikan:

• Cobalah untuk mendekatkan induktor ke pin SW;
• Kapasitor masukan harus sedekat mungkin dengan pin VIN;
• Tanah kapasitor masukan sedekat mungkin dengan pin PGND；
• Rute dengan meletakkan tembaga;

Mengapa Anda ingin melakukan ini?

• Jika saluran terlalu tipis dan panjang, impedansinya akan meningkat, dan arus yang tinggi akan menghasilkan tegangan riak yang relatif tinggi pada impedansi ini;
• Jika saluran terlalu tipis dan terlalu panjang, maka akan meningkatkan induktansi parasit, yang akan disertai dengan gangguan switching, yang akan mempengaruhi stabilitas DC-DC dan menyebabkan masalah EMI.
• Kapasitansi dan impedansi parasit akan meningkatkan kerugian switching dan kerugian konduksi serta mempengaruhi efisiensi DC-DC;

② Landasan satu titik

Pengardean satu titik mengacu pada pengardean satu titik antara ground sinyal dan ground listrik. Akan ada gangguan peralihan yang relatif besar pada ground listrik, sehingga perlu diusahakan untuk menghindari interferensi terhadap sinyal kecil yang sensitif, seperti pin umpan balik FB.

• Ground arus tinggi: L, Cin, Cout dan Cboot terhubung ke jaringan ground arus tinggi;
• Ground arus kecil: Css, Rfb1, Rfb2 terhubung secara terpisah ke jaringan ground sinyal;

Diagram berikut menunjukkan tata letak papan pengembangan TI, dengan warna merah sebagai jalur arus ketika tabung atas terbuka dan biru sebagai jalur arus ketika tabung bawah terbuka; Tata letak berikut memiliki keuntungan sebagai berikut:

① GND dari kapasitor masukan dihubungkan dengan kulit tembaga, dan ketika mendekorasi, landasan keduanya harus disatukan sebanyak mungkin; GND dari kapasitor masukan dihubungkan dengan kulit tembaga, dan ketika mendekorasi, landasan dari keduanya harus disatukan semaksimal mungkin;

②Jalur DC-DC Ton dan Toff saat ini sangat pendek;

③ Sinyal kecil di sisi kanan dibumikan pada satu titik, yang jauh dari kebisingan sakelar arus tinggi di sisi kiri.

3. contoh

Tata letak rangkaian BUCK DC-DC tipikal diberikan sebagai berikut, dan poin-poin berikut diberikan dalam SPEC:

• Rangkaian switching yang dibentuk oleh kapasitor masukan, transistor MOS sisi tinggi, dan dioda freewheeling dibuat sekecil dan sependek mungkin;
• Kapasitor masukan harus sedekat mungkin dengan Pin Vin;
• Pastikan semua sambungan umpan balik pendek dan langsung, dan resistor umpan balik serta elemen kompensasi sedekat mungkin dengan chip;
• SW menjauh dari sinyal sensitif, seperti FB;
• Hubungkan VIN, SW, terutama GND ke area tembaga yang besar untuk mendinginkan chip dan meningkatkan kinerja termal dan keandalan jangka panjang.

4. Meringkaskan

Tata letak rangkaian DC-DC sangat penting, yang secara langsung mempengaruhi stabilitas dan kinerja DC-DC. Umumnya SPEC chip DC-DC akan memberikan panduan tata letak yang dapat digunakan sebagai referensi dalam desain.

Penafian: Artikel ini direproduksi dari "Singa Menyerang Kota di Jalur 8". Artikel ini hanya mewakili pandangan pribadi penulis, dan tidak mewakili pandangan Sacco Micro dan industri. Ini hanya untuk dicetak ulang dan dibagikan untuk mendukung perlindungan hak kekayaan intelektual. Harap sebutkan sumber asli dan penulisnya saat mencetak ulang. Jika ada pelanggaran, silakan hubungi kami untuk menghapusnya.

Telp Perusahaan: +86-0755-83044319
Faks/faks:+86-0755-83975897
Surel: 1615456225@qq.com
QQ: 332496225 Manajer Qiu
Alamat: Kamar 809, Blok C, Gedung Teknologi Zhantao, No.1079 Minzhi Avenue, Distrik Baru Longhua, Shenzhen