相對於LDO來說，DC-DC的電路要複雜得多，雜訊也更大，對佈局和版圖的要求也更高。版圖的好壞直接影響DC-DC的效能，所以了解DC-DC的版圖非常重要。

1.佈局不好

• EMI，DC-DC SW接腳會有較高的dv/dt，較高的dv/dt會造成較大的EMI幹擾；
• 接地線噪聲，接地接線不良，會在地線上產生比較大的開關噪聲，這些噪聲會影響電路的其他部分；
• 佈線產生壓力降，佈線太長，會造成佈線上壓降，降低整個DC-DC的效率；佈線上產生壓降，佈線太長，會造成接線上的壓降，降低整個DC-DC的效率；

2. 一般原則

• 開關電流電路應盡可能短；
• 訊號接地和大電流地（電源接地）分開走線，並在晶片GND處單點連接；

① 開關電路短路

下圖紅色LOOP1表示DC-DC高邊管導通、低邊管關閉時的電流流向；綠色LOOP2為高邊管關閉、低邊管開啟時的電流流向；

為了使這兩個電路盡可能小並引入較少的干擾，應遵循以下原則：

• 盡量將電感靠近SW腳；
• 輸入電容應盡可能靠近VIN接腳；
• 輸入電容的地盡量靠近PGND腳；
• 透過敷銅走線；

你為什麼要這樣做？

• 如果線路太細、太長，阻抗就會增加，大電流會在這個阻抗上產生比較高的漣波電壓；
• 如果線路太細、太長，會增加寄生電感，進而耦合開關噪聲，影響DC-DC的穩定性並造成EMI問題。
• 寄生電容和阻抗會增加開關損耗和傳導損耗，影響DC-DC效率；

② 單點接地

單點接地是指訊號地與電源接地之間的單點接地。電源地會有比較大的開關噪聲，所以要盡量避免對敏感小訊號的干擾，例如FB回饋接腳。

• 大電流地：L、Cin、Cout、Cboot連接到大電流地網路；
• 小電流地：Css、Rfb1、Rfb2分別接取訊號地網路；

下圖是TI的一個開發板的佈局圖，紅色為上管開路時的電流路徑，藍色為下管開路時的電流路徑；以下佈局具有以下優點：

① 輸入電容的GND與銅皮相連，裝修時應將兩者的地盡量放在一起；輸入電容的GND與銅皮相連，裝修時應將兩者的地放在一起；兩者應盡可能放在一起；

②DC-DC Ton、Toff的電流路徑很短；

③右側小訊號單點接地，遠離左側大電流開關的雜訊。

3. 例子

典型的DC-DC BUCK電路佈局如下，SPEC中給出了以下幾點：

• 輸入電容、高階MOS管、續流二極體構成的開關電路盡量小而短；
• 輸入電容應盡可能靠近Vin Pin；
• 確保所有回饋連接短而直，反饋電阻和補償元件盡可能靠近晶片；
• SW遠離FB等敏感訊號；
• 將VIN、SW，特別是GND連接到大面積的銅區域，以冷卻晶片並提高熱性能和長期可靠性。

4.總結

DC-DC電路的佈局非常重要，直接影響DC-DC的穩定性和性能。一般來說，DC-DC晶片的SPEC都會給予佈局指導，可供設計時參考。

免責聲明：本文轉載自《8號線雄獅攻城記》。本文僅代表作者個人觀點，並不代表Sacco Micro及業界的觀點。僅供轉載分享，支持保護智慧財產權。轉載時請註明原出處及作者。如有侵權，請聯絡我們刪除。

公司電話：+86-0755-83044319
傳真/傳真：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：332496225 邱經理
地址：深圳市龍華新區民治大道809號展濤科技大樓C座1079室