전력전자 패키징 핵심소재 및 구조설계 연구 진행

추상적인:전통적인 전력전자 패키징은 주로 솔더 연결, 와이어 본딩 등 2차원 평면 패키징 기술을 기반으로 하기 때문에 고주파, 고전압, 고온에서 3세대 반도체 장치의 안정적인 적용을 충족할 수 없습니다. 이러한 문제를 해결하기 위해 2차원 평면 포장이 점차 3차원 통합 포장으로 발전하고 있습니다. 전력전자 패키징 기술의 핵심소재 및 구조설계에 대한 연구 진행 상황을 요약하고 전망한다. 연결 재료는 주석 기반 땜납에서 금 기반 땜납, 과도 액상 연결 재료, 소결은 및 높은 열 전도성과 고온 저항성을 갖춘 기타 재료로 점차 발전했으며 연결 기술은 와이어 본딩에서 이중 기반으로 점차 발전했습니다. 측면 냉각, 장치 통합 및 수직 적층 상호 연결. 리드 제거를 통해 스위치 성능을 향상시키고, 다양한 칩과 디바이스를 집적해 전력 밀도를 향상시켰으며, 양면 냉각을 통해 방열 효율을 높였다. 3차원 통합 패키징은 시장 잠재력이 크며 향후 주요 개발 트렌드 중 하나가 될 것입니다.

키워드는:전자 포장; 포장 재료; 포장구조; 3차원 포장; 소결은; 실리콘 관통 구멍

기금 프로젝트:심천 과학기술위원회 프로젝트(JCYJ20180508161601937)

전력 전자 장치는 고주파수, 고밀도, 고전력 및 고온 응용 분야로 발전하고 있습니다[1]. 현재 실리콘(Si) 기반 장치가 여전히 지배적입니다. 그러나 재료의 특성으로 인해 실리콘 기반 장치의 스위칭 주파수, 작동 온도 및 전력 밀도는 제한됩니다. 기존의 실리콘 기반 소자에 비해 실리콘 카바이드(SiC), 갈륨 질화물(GaN)과 같은 2세대 반도체는 무선 통신, 전기 등 고전압, 고온, 고주파 애플리케이션에 점점 더 많이 사용되고 있습니다. 차량 및 항공우주는 더 높은 항복 전압, 더 넓은 밴드 갭, 더 높은 열 전도성 및 더 낮은 전력 손실로 인해 [3-XNUMX]. 그러나 동시에 3세대 반도체 장치의 급속한 발전으로 인해 패키징 기술에 대한 요구 사항이 더욱 엄격해졌습니다.

패키징 기술은 칩을 캐리어 기판과 연결 및 고정하고, 핀을 빼내어 이를 전체 전력 장치 또는 모듈로 성형하는 공정으로, 주로 전기 연결, 구조적 지지 및 보호 역할을 하며 열 방출을 제공합니다. [4]. 모듈 통합의 핵심인 포장 재료, 프로세스 및 구조는 전력 모듈의 열, 전기 및 전자기 간섭 특성에 직접적인 영향을 미칩니다. 현재 성숙한 패키징 기술은 주로 은 접착제 또는 주석 기반 솔더와 같은 연결 재료와 리드 연결과 같은 패키징 구조를 기반으로 하며 고온 및 고압 저항이 열악하고 전자파 적합성 문제가 두드러지며 이를 수행할 수 없습니다. 효율적인 열 방출 방법을 제공합니다. 최근 소결은 인터커넥트 재료, 3차원 집적 패키지 구조 등은 우수한 내열성과 높은 열 전도성을 갖고 있어 양면 방열을 달성하고 스위칭 손실을 크게 줄일 수 있어 전원 모듈이 우수한 열적, 전기적 특성을 가지며, 신뢰성이 높아져 점점 더 많은 연구와 관심을 받고 있습니다. 고온, 고전압, 고주파 분야에서 3세대 반도체 소자의 신뢰성 있는 적용을 충족시킬 것으로 기대된다. 본 논문에서는 전력전자 패키징 소재 및 구조 설계에 관한 최신 연구 진행 상황을 요약하고 전망한다.

일반적인 전원 모듈 패키지 구조는 그림 1과 같으며, 이는 전원 칩, 연결 재료, 본딩 와이어, 세라믹 기판, 바닥판, 포팅 재료, 쉘 및 전원 단자로 구성됩니다[3,5]. 각 포장재의 열적, 전기적, 기계적, 화학적 특성이 다르기 때문에 전체 전력 모듈의 최상의 성능을 선택하려면 각 재료의 특성을 종합적으로 고려해야 합니다.

图1  典型의 功率模块封装结构[5]

칩 본딩, 커넥션, 기판 등 핵심 패키징 소재 및 기술 개발 동향은 그림 2와 같다. 본딩 와이어부터 리본, 구리 기둥, 리드 프레임, 스루홀 도금 등으로 연결 기술이 발전하고 있습니다. 리드를 제거하고 연결 면적을 늘려 열 전도성과 전기 전도성을 향상시킵니다. 칩용 접합 재료는 전통적인 납땜에서 금 기반 고온 납땜, 일시적 액상 접합, 소결은 및 소결 구리 등으로 발전하여 열 및 전기 전도성을 크게 향상시키고 고온 및 신뢰성을 충족시킵니다. 응용 프로그램. 기판은 세라믹 기판의 금속 전도성 및 열 전도성 층을 두껍게 하여 열 방출 효율을 향상시키는 방향으로 발전합니다[5].

그림 2 접속, 기판, 칩 본딩 등 패키징 소재 및 기술 개발 동향 [5]

2.1  칩 소재

일반적으로 사용되는 반도체 재료의 성능 매개 변수는 표 1 [6-7]에 나와 있습니다. 성숙한 기술과 저렴한 비용으로 인해 Si는 다양한 개별 장치 및 집적 회로, 전자 정보 네트워크 엔지니어링 및 기타 분야에서 널리 사용됩니다. GaAs는 Si에 비해 밴드갭이 넓고 전자 이동도가 높은 특성을 갖고 있어 RF 크기와 전력 소모를 크게 줄일 수 있으며 RF, 무선 통신, 광전자 분야의 저전력 소자에 널리 사용됩니다. SiC와 GaN은 밴드 갭이 더 크고, 고온에서 작업할 때 열복사 에너지를 흡수하고 전도대로 점프하기가 쉽지 않으며, 항복 전계 강도가 더 높기 때문에 넓은 밴드 갭 반도체인 SiC와 GaN이 고온 및 고온에 더 적합합니다. Si보다 전압 경우. SiC는 더 높은 열전도율, 더 나은 방열 용량, 더 높은 캐리어 이동도, 더 높은 전류 밀도, 고온 및 고전압 저항을 가지므로 전력 장치로 자주 사용되며 전압 600의 고전력 분야에서 확실한 이점을 갖습니다. V 이상이며 신에너지 차량 및 전력 장비 분야에서 널리 사용됩니다. GaN은 더 빠른 전자 이동성과 캐리어 속도, 더 작은 온 저항 및 고전압에서의 기생 매개변수를 가지며 고전력 무선 주파수 방향에서 분명한 이점을 가지고 있습니다. GaN은 높은 전력 밀도, 낮은 에너지 소비, 고주파수 및 더 넓은 범위로 인해 5G 통신 및 위성 통신과 같은 마이크로파 RF 분야, 가전 제품 및 신 에너지 차량의 고속 충전과 같은 전력 전자 분야, LED 광전자 분야에 주로 사용됩니다. 대역폭. SiC와 마찬가지로 GaN 기술은 현재 급속한 개발 단계에 있으며 비용도 상대적으로 높습니다.

표 1 반도체 칩 소재의 특성 [6]

2.2  칩 본딩 소재

Sn63Pb37과 같은 SnPb 합금 솔더는 낮은 전단 계수, 높은 습윤성, 연성, 열-기계적 특성 및 신뢰성과 같은 우수한 특성으로 인해 칩 접합 재료에 널리 사용되어 왔습니다. 그러나 SnPb는 EU RoHS 무연 기준을 충족하지 못하고 녹는점이 낮다(약 180℃). 따라서 열팽창계수(CTE) 일치와 패키징 구조 및 재료의 고온 저항 요구 사항을 충족하려면 새로운 칩 접합 재료가 필요합니다.현재 가장 널리 사용되는 칩 본딩 재료는 Table 2와 같다[8]. 전도성 은 페이스트는 주로 수지 매트릭스, 전도성 입자(주로 은 분말), 분산 첨가제 및 첨가제 등으로 구성됩니다. 전기 전도성과 열 전도성이 상대적으로 낮고 유리 전이 온도가 약 100~150℃로 제한됩니다. 고온, 고압 칩 패키징 분야. SnPb 솔더와 비교하여 SnAg 또는 SnAgCu와 같은 무연 솔더는 일반적으로 Sn 함량이 90%보다 높고 녹는점(약 220℃)이 더 높습니다. 응고 과정에서 과냉각도가 높아지고, 조악한 수지상 구조와 금속간 화합물이 형성되기 쉽고 불균일하게 분포되어 크리프 저항이 약화됩니다. 또한 SnAgCu 합금은 탄성률이 높으며 CTE는 칩 및 기판의 CTE와 상당히 다릅니다. 열 사이클 부하의 작용 하에서 피로 손상을 일으키기 쉽고 솔더 조인트 박리로 이어져 솔더 조인트의 신뢰성을 감소시킵니다[9].

표 2 다이본딩 재료의 특성 [8]

AuSn, AuGe 등의 금계 공융합금 솔더와 같은 칩용 고온 접합재료는 높은 융점(280℃ 이상), 열전도율, 전기전도도를 가지며 무납땜 브레이징 구현이 용이합니다. 그러나 금 기반 땜납의 금 함량은 일반적으로 높고 비용도 높으며, 부품 상의 취성이 높기 때문에 가공이 어렵고 수율이 낮으며 제품 성능이 좋지 않아 제품 성능에 심각한 영향을 미치는 단점이 있습니다. 전력 전자 패키징 분야에서 폭넓게 적용됩니다[10].

TLPB(Transient Liquid Phase Bonding)는 접합된 모재(Cu, Au, Ag, Ni 등)에 녹는점이 낮은 중간층(In, Sn 등)을 추가하여 녹는점이 높은 결합을 이루는 공정으로, 중간층과 일부 모재는 가열에 의해 녹고 재응고되어 고체와 액체가 서로 확산되어 연결부를 형성합니다. 적절한 재료와 공정을 선택하면 일시적인 액상 결합을 통해 60 MPa 이상의 결합 강도와 같은 우수한 성능을 갖는 결합을 형성할 수 있습니다[11]. 그러나 고온 칩 상호 연결에서 일시적인 액상 연결의 적용은 중간층의 낮은 선택, 높은 비용 및 Au-In 및 기타 재료의 산화로 인해 크게 제한됩니다.

저온 연결 기술이라고도 알려진 소결 은 상호 연결은 나노 은 또는 마이크로 은 입자의 고상 원자 확산을 기반으로 소결 연결을 형성합니다. 은의 낮은 소결 온도(200~300℃)와 높은 녹는점(961℃)으로 인해 은은 높은 열전도율, 온도 사이클링에 대한 저항성, 전력 사이클링의 높은 신뢰성과 같은 많은 장점을 가지고 있습니다. 이는 고온 칩 상호 연결을 위해 선호되는 선택이 되었으며 널리 연구되고 적용되었습니다[12]. 그러나 은 소결은 고비용, 은 나노 입자의 저온 응집, 마이크론 은 솔더 페이스트의 가압 소결, 복잡한 공정, 칩 및 기판 표면의 Ni/Au 또는 Ni/Ag 도금 등 몇 가지 단점도 가지고 있습니다. , 그리고 은의 전기화학적 이동. 나노 은 솔더 페이스트와 비교하여 나노 구리 솔더 페이스트는 가격이 저렴하고 전기화학적 마이그레이션의 신뢰성 위험이 없기 때문에 최근 주목을 받고 있습니다[13]. 그러나 나노 구리 입자는 쉽게 산화되고 불활성 분위기에서 소결해야 하므로 공정 복잡성과 장비 비용이 증가하고 특정 적용 제한이 있습니다.

2.3  플라스틱 포장재

플라스틱 포장재의 주요 기능은 전기 절연 및 환경 격리로, 습기 방지, 염수 분무 방지, 곰팡이 방지, 방진, 충돌 방지 및 진동 방지 등의 보호 역할을 하며 환경 부식 및 손상을 방지합니다. , 이로써 전자 부품의 전기적 성능을 보장하고, 고전압 전력 모듈의 전압 레벨을 향상시키고, 전극 방전을 방지하여 최종적으로 전자 제품의 신뢰성을 향상시킵니다 [14]. 플라스틱 포장재의 종류와 특성은 표 3에 나와 있습니다. 플라스틱 포장재는 컨포멀 코팅, 언더필, 몰딩 컴파운드, 포팅 컴파운드 및 글롭탑으로 나눌 수 있습니다[14].      

표 3 플라스틱 포장재의 종류 및 특성 [14]

컨포멀 코팅은 기판 및 부품과의 우수한 연결 성능이 필요한 인쇄 회로의 표면 보호에 일반적으로 사용되는 일종의 유기 코팅입니다. 일반적으로 120℃ 이하의 저온에서 사용할 수 있는 아크릴산, 165℃ 이하의 저온에서 사용할 수 있는 폴리우레탄 등 수분 흡수율이 낮고 유전 강도가 높으며 CTE가 일치하고 탄성률이 낮은 재료를 선택합니다. 200℃ 이하의 중온에서 사용 가능한 에폭시 수지와 250℃ 이상의 고온에서 사용 가능한 실리콘 수지, 파릴렌, 벤조사이클로부텐, 폴리이미드 등이 있습니다.

그림 3에서 볼 수 있듯이 언더필 및 몰딩 컴파운드는 주변 환경으로부터 격리되고 전기장 응력을 줄일 수 있을 뿐만 아니라 CTE 불일치로 인한 열-기계적 응력을 줄이거나 재분배하여 패키지 제품의 신뢰성을 향상시킵니다[14]. 따라서 CTE가 (20~30)×10-6/K, 20×10-6/K 이하인 경질 재료 등 패키지 구조의 각 구성 요소의 CTE와 일치하는 재료를 최대한 선택해야 합니다. 언더필과 몰딩 컴파운드를 각각 사용하여 솔더 볼과 솔더 볼을 포함한 전체 패키지 구조의 열 응력을 줄입니다. 현재 가장 일반적으로 사용되는 언더필 및 몰딩 컴파운드는 실리카를 충진한 에폭시 수지입니다.

포팅 접착제와 상부 캡슐화 접착제는 전기장 파괴에 대한 전압 수준을 향상시키고 주변 환경의 부식과 손상을 방지할 뿐만 아니라 포장 구조의 기계적 지지에 특정 역할을 합니다. 현재 가장 일반적으로 사용되는 포팅접착제와 상부실링접착제의 재질은 165℃ 이하의 저온에서 도포가 가능한 폴리우레탄, 200℃ 이하의 중온에서 도포가 가능한 에폭시수지, 실리콘고무 또는 상부실링접착제 등이 있다. 300℃ 이하의 고온에서도 도포가 가능한 젤입니다. 그 중 실리콘 고무나 젤 등의 부드러운 소재는 경도와 모듈러스가 낮고, 가소성과 탄성이 높아 칩, 본딩와이어 등 포장 부품의 응력에 거의 영향을 미치지 않기 때문에 널리 사용되고 있다. 그러나 실리콘 고무, 젤과 같은 부드러운 소재는 기계적 지지력과 보호 성능이 좋지 않습니다. 외부 충격에 저항하기 위해 수지와 같은 단단한 재료를 선택할 수 있습니다. 그러나 수지는 일반적으로 모듈러스가 높기 때문에 전체 패키지 구조에 과도한 열-기계적 응력을 피하기 위해 CTE가 일치하는 재료를 선택해야 합니다.

（b）模塑料示의료图

그림 3 전력 전자 패키징 구조의 언더필 및 몰딩 컴파운드의 개략도 [14]

2.4  기판 및 바닥판 재질

일반적으로 기판은 "금속 전도성층-절연층-금속 전도성층"의 샌드위치 구조로 되어 있으며, 상부 금속 전도성층과 하부 금속 전도성층은 각각 칩과 백플레인의 상호 연결에 사용됩니다. 기판은 제조 공정에 따라 DBC(Direct Bonded Copper 기판), DPC(Direct Printed Copper 기판), DBA(Direct Bonded Aluminium 기판), Active Metal Brazing 기판, AMB), IMS(절연 금속 기판), TPC(후막 인쇄 구리) 등

DBC 기판은 세라믹과 구리 필름의 얇은 구리 산화물 사이의 공융 연결로, 우수한 성능과 상대적으로 저렴한 비용을 가지며 전력 전자 패키징에 널리 사용됩니다. 그러나 세라믹 경계면의 구리 산화막은 박리되기 쉽기 때문에 온도 사이클링에 대한 DBC 기판의 신뢰성이 낮습니다. AMB 기판은 활성 금속 브레이징을 통해 금속과 세라믹을 연결하여 산화물 층을 제거하고 신뢰성을 향상시킬 수 있습니다. DBA는 AlSi 브레이징을 사용하여 알루미늄 판과 세라믹을 연결합니다. DBC의 구리층과 비교하여 알루미늄층은 경도가 낮고 더 높은 열-기계적 응력을 견딜 수 있으며 신뢰성을 향상시킬 수 있습니다[15]. 그러나 알루미늄의 열전도율은 구리보다 낮으며 DBA 기판의 방열 성능은 DBC 기판만큼 좋지 않습니다. IMS 기판은 열 전도성이 높은 절연 수지층, 구리 바닥판 및 두꺼운 구리 필름으로 구성됩니다. DBC에 비해 IMB는 제조 공정이 간단하고 열처리 온도가 낮으며 비용이 저렴하고 신뢰성이 높은 장점이 있습니다. TPC는 세라믹 위에 스크린 인쇄 방식으로 인쇄된 구리 페이스트 층으로, 850~950℃에서 소결되어 금속 필름과 세라믹 사이의 고강도 접합을 형성합니다. 온도 주기 신뢰성이 높으며 집적 회로 칩 및 수동 장치와 고도로 통합되어 하이브리드 모듈을 형성할 수 있습니다. 최근에는 두꺼운 리드 프레임과 얇은 절연층을 기반으로 한 기판도 등장해 다층 기판의 구조를 단순화하고 방열 효율을 향상시켰다.

열전도도와 CTE를 고려할 때 Al2O3, Si3N4, AlN 및 BeO는 기판에 가장 일반적으로 사용되는 세라믹 재료입니다. 성능 비교는 표 4[8,16]를 참조하세요. BeO는 열전도율이 가장 높지만 제조 과정에서 발생하는 먼지는 인체에 유해하므로 적용이 제한됩니다. Al2O3는 가장 경제적인 선택이지만 기계적 강도가 적당하고 열전도율이 상대적으로 낮습니다. AlN의 열전도율은 Al2O3의 열전도율보다 높으며 CTE는 칩과 더 잘 일치합니다. Si3N4는 온도 사이클링 신뢰성이 더 높지만 비용이 상대적으로 높습니다[17]. 상대적으로 말하자면, Al-AlN과 Cu-Si3N4의 조합 신뢰성은 더 높습니다. 왜냐하면 이전 알루미늄 재료는 부드럽고 탄성 계수가 낮으며 변형되기 쉽기 때문에 열 응력으로 인한 세라믹 손상을 늦출 수 있기 때문입니다. . 후자의 Si3N4는 굽힘 강도와 파괴 인성이 더 높으며 구리로 인한 열 응력에 저항할 수 있습니다.

표 4 기판 내 세라믹 재료의 특성 [8]

가장 일반적으로 사용되는 베이스 플레이트 재료는 Cu입니다. CTE를 낮추고 높은 열전도도를 확보하기 위해 AlSiC, W-Cu, Mo-Cu, Cu-Mo-Cu 등의 금속복합재료도 널리 사용되고 있다. 성능 매개변수는 표 5[8]을 참조하세요. 일반적으로 베이스 플레이트는 니켈로 도금되어 고온에서 구리 원자의 이동과 산화를 방지하고 구리 베이스 플레이트의 강도와 변형 저항을 향상시킬 수 있습니다.

표 5 바닥판의 재료특성 [8]

다양한 칩 조립 방법 및 상호 연결 프로세스에 따라 전력 전자 패키징 구조는 납땜 패키징과 압착 패키징의 두 가지 유형으로 나눌 수 있습니다. 패키지의 개발 추세는 그림 4에 표시되어 있으며 납땜된 패키지는 와이어 본딩, 플립 칩(BGA 상호 연결), 금속 기둥 상호 연결, 리세스 어레이 상호 연결, 증착 금속 필름 상호 연결 및 기타 구조를 채택할 수 있습니다. 프레스온 포장은 외부의 기계적 압력에 의해 형성된 상호 연결 구조입니다. 비교분석의 편의를 위해 위의 포장방법의 장단점을 Table 6[18]에 나타내었다. 와이어 본딩은 성숙한 기술, 저렴한 비용 및 유연한 배선이라는 장점을 가지고 있습니다. 그러나 와이어 본딩 모듈은 기생 인덕턴스가 높기 때문에 백플레인의 한쪽 면에서만 열을 발산할 수 있습니다[18]. 더욱이, 본딩 와이어와 칩 사이의 CTE 불일치로 인해 큰 열-기계적 응력이 발생하여 솔더 조인트가 피로 파손되기 쉽고 전원 사이클 과정에서 모듈의 주요 불량 형태가 됩니다.

그림 4 패키지 구조의 발전 추세 [5]

표 6 패키지 구조 비교 [18]

현재 전력 전자 패키징 구조는 전통적인 와이어 본딩 표준 패키징 구조에서 오버몰드, 양면 본딩, 부품 통합 및 3D 전력 통합으로 점차 발전하고 있습니다. 리드를 제거하면 전자파 간섭이 줄어들고 방열 효율이 향상되며 통합성이 향상됩니다. 그 중 사출 성형 구조는 배치 모듈 생산이 쉬운 소형 평면 패키지입니다. 양면 연결 구조는 양면 방열을 실현하고 방열 효율을 향상시킬 수 있습니다. 장치의 통합 구조는 모듈에 다양한 기능을 통합하고 스위칭 속도를 향상시킬 수 있습니다. 5차원 전력 집적 구조는 칩을 수직 방향으로 적층하는 것으로 기생 인덕턴스를 크게 줄이고 스위칭 성능을 향상시킬 수 있다[XNUMX]. 2차원 패키징과 비교하여 3차원 패키징은 수직 방향의 루프 거리를 크게 단축하고 기생 인덕턴스와 전자기 간섭을 줄이며 전송 속도를 높이고 스위칭 성능을 향상시키며 전력 손실을 줄이는 등 분명한 이점을 가지고 있습니다. 게이트 드라이브 회로, 디커플링 커패시터, 방열판 등과 같은 다양한 칩과 장치를 통합하여 전력 통합 밀도를 더욱 향상시키고 패키지 부피를 줄일 수 있습니다. 그러나 현재 3D 패키징은 칩 스택 상호 연결로 인한 열 관리, 생산 기술 및 수율과 같은 몇 가지 과제에 직면해 있으며 제조 공정을 더욱 개선해야 합니다[6,19].

3.1  2차 사출 성형 패키지

투샷 패키징 구조는 기존의 와이어 본딩 패키징 구조를 바탕으로 칩을 리드프레임에 직접 접착하고, 본딩 와이어를 제거한 후 에폭시 수지를 사용하여 사출 패키징하는 구조이다. 와이어 본딩의 패키지 구조에 비해 사출 성형 패키지에서는 칩 상단의 연결 면적이 늘어나 방열 효율이 향상됩니다. 기생 인덕턴스를 줄임으로써 전력 손실을 줄여 모듈형 대량 생산에 매우 유리하며, 전기자동차 정류기에 널리 사용됩니다.

3.2  양면 연결 패키지

양면 연결 구조는 Ximenkang Company가 제안한 SKiN 파워 모듈[20]과 Fuji Electric이 제안한 SiC 파워 모듈[21]과 같이 칩을 상부 기판과 하부 기판과 각각 연결하여 제거 목적을 달성할 수 있습니다. 본딩 와이어. 양면 연결 패키지 구조에는 두 가지 주요 장점이 있습니다. (1) 이미터 표면의 와이어 본딩을 제거하고 기생 인덕턴스, 전압 오버슈트 및 전력 손실을 효과적으로 줄이고 스위칭 성능을 향상시킵니다. (2) 칩의 열 방출을 상부 및 하부 방향으로 실현하고, 열 방출 효율을 향상시키며, 칩의 접합 온도를 효과적으로 낮추어 고장 속도를 늦춥니다. 오크리지 국립연구소는 양면 DBC 기판 패키지를 적용한 Si IGBT 또는 SiC MOSFET 전력 모듈을 제안했다. 이 모듈은 기존 와이어 본딩 모듈 대비 인덕턴스가 62% 감소하고, 스위칭 손실이 50~90% 감소했으며, 방열 효율은 40~50% 향상되었다[22].

그러나 양면 연결 구조에도 몇 가지 단점이 있습니다. 첫째, 와이어 본딩 모듈에 비해 양면 연결 구조는 재료의 층이 많아 패키징 공정이 복잡해진다. 둘째, 각 재료 층의 CTE가 다르기 때문에 열적 불일치로 인해 더 큰 열-기계적 응력이 발생하여 연결 층의 신뢰성이 저하됩니다. 열-기계적 응력을 줄이기 위해 Mo 또는 Cu/Mo/Cu[23]와 같이 칩의 CTE와 일치하는 일부 금속이 중간층 재료로 사용됩니다. 셋째, 그림 5와 같이 두께가 다른 다중 칩 양면 연결형 전원 모듈을 구현하는 경우 칩과 DBC 기판 사이에 높이가 다른 Micro-Metal Post 또는 구리 핀을 전기 도금하거나 연결해야하므로 멀티 칩의 두께 차이로 인한 높이 차이 문제를 해결하기 위해 [6]. 넷째, 주석 기반 솔더는 모듈 패키징에 가장 일반적으로 사용되는 상호 연결 재료입니다. 양면 연결 모듈 패키징 과정에서는 일반적으로 여러 연결 단계가 필요하며, 이는 서로 다른 융점을 가진 납땜 그룹이 필요하므로 모듈의 서비스 온도가 제한됩니다. 따라서 양면 연결 패키지 구조에서 높은 열 전도성, 높은 전기 전도성 및 높은 융점을 갖는 소결은 솔더 페이스트가 상호 연결 재료로 선호되는 선택이 되었습니다.

그림 5 양면 연결 패키지 구조 [6]

3.3  통합 장치 패키징

통합 패키지는 통합 게이트 드라이브 회로, 디커플링 커패시터, 온도 센서, 전류 센서 및 보호 회로와 같은 여러 기능을 모듈에 통합하는 장치입니다[18]. 통합 디바이스 패키징에는 게이트 드라이브 회로와 디커플링 커패시터를 통합함으로써 버스 바 또는 모듈의 외부 커넥터의 기생 인덕턴스를 줄이고, 전력 장치와 게이트 드라이브 간의 연결을 단축할 수 있으며, 게이트 루프 인덕턴스를 줄이는 등 많은 장점이 있습니다. , 전자기 간섭이 억제되고 전류 공유 성능과 스위칭 속도가 향상될 수 있습니다. 그러나 이 패키지 구조에도 몇 가지 제한 사항이 있습니다. 예를 들어, 통합 게이트 드라이브 회로는 일반적으로 간단하며 모듈의 전체 크기, 전류 전달 용량 및 스위칭 주파수는 각 통합 장치에 따라 제한됩니다. 또한, 장치를 통합하고 패키징하기 전에 각 장치의 온도 저항을 확인하여 장치 통합 거리가 너무 가까워 온도에 민감한 장치의 정상적인 작동이 영향을 받는 것을 방지해야 합니다[5] .

3.4   3차원 전력 통합 패키지

통합 패키지 구조는 그림 6에 나와 있다. 24차원 패키지 구조는 주로 적층형 25차원 패키지와 내장형 XNUMX차원 패키지로 구분된다[XNUMX]. XNUMX차원 패키지를 기반으로 와이어 본딩, 플립칩, 마이크로범프, BGA(Ball Grid Array), TSV(Through Silicon Via), PCB 임베딩 등 공정 기술을 적용해 수직 멀티칩 적층 상호 연결을 구현한다. 방향 [XNUMX

그림 6 6,29차원 통합 패키지 구조의 모식도 [31-XNUMX]

적층형 3D 패키징에서 실리콘 관통 비아는 가장 관심을 끄는 기술 중 하나로, 기판을 통과하는 실리콘 관통 비아의 수직 상호 연결을 사용하여 서로 다른 칩 간의 전기적 상호 연결을 구현합니다[28]. 실리콘 관통 패키징의 핵심 기술에는 실리콘 관통 구멍 형성, 충진, 칩 박화 및 상호 연결이 포함됩니다. 구체적인 단계는 다음과 같습니다. 먼저 레이저 드릴링, 건식 에칭 또는 습식 에칭을 통해 관통 구멍을 형성한 다음 화학 기상 증착을 통해 SiO2 절연층과 구리 전도성 층을 채운 다음 연삭을 통해 칩을 얇게 만들고 마지막으로 칩을 상호 연결합니다. 금속 사이의 결합 또는 결합에 의해 [29]. 전통적인 평면형 2차원 리드 인터커넥트 구조와 비교하여 실리콘 스루홀의 3차원 구조는 소형, 경량, 실리콘 웨이퍼 사용의 고효율, 신호 지연 단축 및 전력 소비 감소 등의 장점을 가지고 있습니다. 3차원 웨이퍼 레벨, 시스템 레벨 및 집적 회로 패키징에 널리 사용됩니다. 그러나 몇 가지 제한 사항도 있습니다. 첫째, 실리콘 관통형 패키지 구조의 신뢰성, 높은 전력 밀도 및 적층 칩의 큰 열 관리 문제입니다. 둘째, 비용이 높고 포장 구조, 공정 및 테스트가 복잡합니다.

임베디드 3D 패키지는 본딩 와이어 대신 구리 와이어와 미세 기공을 사용하고 칩을 PCB 라미네이트에 내장함으로써 부피를 줄이고 신뢰성을 향상시키며 시스템 통합을 용이하게 할 수 있다[30]. 이 구조의 가장 큰 문제점은 낮은 유리 전이 온도와 기존 PCB 재료의 높은 CTE로 인한 열-기계적 응력으로 인해 제한되는 열악한 열-기계적 특성이며 서비스 온도가 낮다는 것입니다[18]. 또한 FR4-PCB 적층판의 박리강도는 0.9~1.25N/mm 정도로 낮다. DBC 기판과 비교하여 PCB에 내장된 모듈의 정격 전력은 낮습니다[3].

위의 용접 연결 외에도 압착을 통해 7차원 패키지를 형성할 수 있습니다. 대표적인 사례는 Westcode) IGBT 압착 모듈[32]의 내부 구조도인 그림 XNUMX입니다. 부품들은 리드, 납땜 또는 소결 대신 외부 기계적 압력을 통해 물리적으로 연결됩니다. 구조가 간단하고 비용이 저렴하며 신뢰성이 높아 고전압 및 고전류 전력망에 널리 사용되고 있습니다. 그러나 압착모듈에서는 모듈의 내부치수, 각 부품의 평탄도 및 표면품질이 높아야 하며, 접합부의 열전도도와 전기전도도는 압력과 균일성에 큰 영향을 받습니다. 더 작은 접촉 저항과 열 저항을 보장하려면 적절한 클램핑 압력을 선택해야 하지만 표면 거칠기와 구조적 변형에 의해 필연적으로 영향을 받습니다. Mo 또는 Be 개스킷 및 스프링 플레이트와 같이 CTE가 작은 탄성 완충 구조 및 재료는 압력 균등화, 열-기계적 응력 감소 및 신뢰성 향상을 위해 압착 구조에 도입되는 경우가 많습니다.

그림 7 Sima의 IGBT 크림핑 모듈 내부 구조 [6,32]

고온, 고전압, 고주파수 환경에서 안정적인 애플리케이션을 충족시키기 위해 파워 패키징의 핵심 재료, 연결 기술 및 구조 설계는 리드 제거, 방열 성능 향상, 집적 밀도 증가 등의 방향으로 점차 발전하고 있습니다. 3세대 반도체 소자의 대중화 및 적용에 따라 소결은 솔더 페이스트 접속재, 실리콘 비아 기술, 3차원 집적 패키징 구조 등이 향후 주요 트렌드로, 그 적용 가능성은 무궁무진하다고 생각합니다.

면책 조항: 이 기사는 "전자 제품 및 포장"에서 복제되었습니다. 이 기사는 저자의 개인적인 견해일 뿐 Sacco Micro와 업계의 견해를 대변하지 않습니다. 지적 재산권 보호를 지원하기 위해 재인쇄 및 공유에만 사용됩니다. 재인쇄 시 원본 출처와 작성자를 명시해 주시기 바랍니다. 침해가 있는 경우 당사에 연락하여 삭제하시기 바랍니다.