保守估计，目前 8 英寸（200 毫米）晶圆的供应链状况相当严峻！

然而，这绝非一个新问题。台湾市场研究公司TrendForce在2020年11月发布的新闻稿中指出：“就8英寸晶圆产能而言，自2019年下半年以来就存在严重的供应短缺问题。”

此外，更糟糕的是，2021年3月，瑞萨电子那珂工厂发生火灾。由于瑞萨电子的这家工厂供应许多型号的产品，这个问题就更加严重了。

基于以上背景，诸多因素交织在一起。然而，毋庸置疑，最大的原因在于新冠疫情。由于新冠疫情的影响，耳机、电脑、电视、显示屏、手机等各种电子产品的需求激增。

尽管汽车也属于上述类别，但人们仍然希望汽车市场能在2021年摆脱新冠疫情的阴影。如今，各种产品都在推广将多种功能集成于一体的SoC（片上系统）模式。因此，许多产品需要配备多个数模混合信号集成电路（混合信号芯片）。上述产品的主要用途如下：电源管理集成电路（PMIC）、CMOS图像传感器、指纹识别传感器、汽车发动机/底盘控制、显示驱动集成电路、亚吉赫兹无线通信芯片等。通常情况下，上述产品适用于180nm和350nm工艺，并在8英寸晶圆上生产。

也就是说，对这类混合信号芯片（Mixing Signal Chip）和功率半导体产品的需求不断增长，导致 8 英寸晶圆的产能不足。

受8英寸晶圆供应限制的影响，晶圆代工厂可能会扩大产能。该代工厂可能会收购垂直整合制造商（IDM：集成器件制造商）的8英寸晶圆生产设备和生产线。例如，近期有报道称，台湾联电正在洽谈收购日本半导体（原东芝半导体制造公司）的8英寸晶圆生产线。

未提供制造商信息
正如Trend Force的报告指出，2019年下半年开始的严重半导体供应短缺的原因是，即使到了现在，几乎没有制造商能够生产8英寸晶圆设备，因此半导体生产设备的价格持续上涨。    

台积电采用8英寸和12英寸晶圆工艺。（图片来源：eetimes）此外，8英寸晶圆的价格远低于12英寸晶圆。因此，代工厂普遍认为扩大8英寸晶圆产能的成本效益较低。由此引发了一系列连锁反应。例如，一些代工厂提高了8英寸晶圆的售价。  
换句话说，就8英寸晶圆的情况而言，与其说是“供应链混乱”，不如说是“厂商供货不足”。部分12英寸晶圆则被“转移”。
至于12英寸（300毫米）晶圆代工厂，以台积电和格罗方德为代表的各家公​​司都在积极投资扩大产能。然而，8英寸晶圆方面却看不到任何改善。  
由于8英寸晶圆产能没有提升，一些厂商正将现有的180nm和350nm 8英寸生产线转向12英寸晶圆生产线。此外，许多代工厂能够提供基于12英寸晶圆的130nm工艺，因此可以作为辅助或主要供货来源。这有助于提高供应链的地域多样性。180nm和130nm工艺技术的特点
尽管180nm和130nm工艺流程相似，但也存在差异。主要区别在于晶体管的阈值电压下降幅度不同。核心电源电压为1.8V至1.5V，甚至低至1.2V。此外，还有多种工艺技术方案支持5V/3.3V的I/O电压，这些工艺特性对于模拟/射频设计中至关重要的无源器件而言非常相似。    

混合信号ASIC及其他产品中使用的主要节点技术对比图。（图片来源：eetimes）

12英寸晶圆技术具有多项优势。由于可以使用铜代替老一代技术中的铝，其允许电流密度更高，抗电迁移性能也更出色。此外，金属层数更多，晶体管尺寸更小。因此，通过提高晶体管密度和布线密度，可以减小芯片尺寸并提升性能。  
此外，大多数180nm工艺技术和大多数130nm BCD（双极型CMOS-DMOS）工艺技术均可支持STI（浅沟槽隔离）等功能。因此，与大多数350nm工艺中使用的LOCOS（硅局部氧化）隔离相比，可以获得更高的密度、闩锁保护功能等。从而提高线路性能和稳定性。  
如今，130nm BCD工艺已相当成熟，因此可作为多种工艺技术的可选方案。例如，不同级别的高压晶体管、非易失性存储半导体、MIM（金属-绝缘体-金属）电容器、齐纳二极管/肖特基二极管等。因此，不仅可以将复杂的模拟/射频功能集成到SoC解决方案中，还能带来其他诸多优势。8英寸晶圆也具有诸多优点。
8英寸晶圆也具有许多优势。例如，采用350纳米工艺制造的8英寸晶圆具有价格优势。  
原因如下：生产设备已老化，且生产工艺相对简单（层数较少）。此外，某些模拟电路可能无法在新工艺中成功小型化，因此同等水平的130纳米半导体芯片的价格可能高于350纳米芯片。然而，当产品因零部件短缺而无法生产时，通常情况非常严重，而不仅仅是半导体芯片的价格差异。  
此外，现阶段人们关注的焦点是，尽管各代工厂都在从8英寸芯片转向12英寸芯片，但没有任何一家厂商对此发表声明。虽然擅长混合信号ASIC的厂商正在努力，但他们首先应该从电路图和芯片数据手册的端口入手。  
就重新设计 ASIC 所需的投资而言，应该协调其他产品，以避免与 8 英寸供应链相同的问题。  
130nm工艺的尺寸更小，因此可以与“Arm Cortex-M”系列内核集成而不会增加成本。低端CPU所需的芯片面积仅为几平方毫米，并且可以高效地与64kbit/128kbit SRAM集成。  
根据目前的数据手册，从ASIC设计、量产到获得认证，整个流程需要14到24个月（取决于复杂程度）。初始原型芯片应在一年内完成。如果是汽车产品，从制定规格到PPAP（生产件批准程序）大约需要24到36个月（取决于复杂程度）。130nm ASIC的预算起价为600,000万美元（取决于实际复杂程度和IP内容）。如果按照AEC-Q100标准计算，成本约为4万美元。目前，130nm工艺（12英寸晶圆）的掩模工具成本低于200,000万美元，在总成本中所占比例很小。  
许多混合信号器件采用8英寸晶圆制造，而这种晶圆目前供应短缺。由于对8英寸晶圆生产线的投资不足（因为投资回报率低），供应链问题在未来仍将持续存在。  
 

半导体供应短缺在某种程度上是一种“警示”。目前使用8英寸晶圆的公司应首先考虑未来的需求。此外，无论是主生产基地还是第二供应商，都需要确保有足够的时间完成所有流程。

免责声明：本文转载自《半导体产业观察》。本文仅代表作者个人观点，不代表赛科微电子及业界立场。转载仅供支持知识产权保护之用，请注明原出处及作者。如有侵权，请联系我们删除。

公司电话号码：+86-0755-83044319
传真：+86-0755-83975897
电子邮件：1615456225@qq.com
QQ：3518641314 李经理

QQ：332496225 邱经理

地址：深圳市龙华新区民治大道1079号展涛科技大厦C座809室