Per essere prudenti, l'attuale situazione della catena di approvvigionamento dei wafer da 8 pollici (200 mm) è piuttosto critica!

Tuttavia, questo non è affatto un problema nuovo. TrendForce, una società di ricerche di mercato con sede a Taiwan, ha pubblicato un comunicato stampa nel novembre 2020 affermando: "In termini di capacità produttiva di wafer da 8 pollici, si registra un grave problema di carenza di offerta dalla seconda metà del 2019".

Inoltre, a peggiorare ulteriormente la situazione, nel marzo 2021 è scoppiato un incendio nello stabilimento Renesas Electronics di Naka. Il problema è aggravato dal fatto che lo stabilimento Renesas di Naka fornisce numerosi modelli.

In base a quanto sopra descritto, molti fattori sono "intrecciati" tra loro. Tuttavia, è innegabile che la ragione principale sia il COVID-19. A causa dell'epidemia di COVID-19, la domanda di vari prodotti elettronici come cuffie, computer, televisori, schermi e telefoni cellulari è aumentata vertiginosamente.

Sebbene anche le automobili rientrino nelle categorie sopra menzionate, si spera ancora che il mercato automobilistico si riprenda dall'ombra della pandemia di COVID-19 nel 2021. Oggi, diversi prodotti promuovono il modello SoC (System on Chip) che integra molteplici funzioni in un unico chip. Pertanto, molti prodotti devono essere dotati di più circuiti integrati con segnali misti digitali-analogici (Mixed Signal Chip). Le principali applicazioni di questi prodotti sono le seguenti: PMIC (Power Management IC), sensore di immagine CMOS, sensore di riconoscimento delle impronte digitali, controllo del motore/telaio dell'automobile, driver IC per display, chip per comunicazioni wireless sub-gigahertz, ecc. In circostanze normali, i suddetti prodotti sono adatti ai processi a 180 nm e 350 nm e vengono realizzati su wafer da 8 pollici.

In altre parole, la crescente domanda di prodotti utilizzati in questo tipo di chip a segnale misto (Mixed Signal Chip) e nei semiconduttori di potenza ha portato a una capacità produttiva insufficiente di wafer da 8 pollici.

Colpita dalla limitata disponibilità di wafer da 8 pollici, la fonderia probabilmente amplierà la propria capacità produttiva. Potrebbe acquisire le apparecchiature e le linee di produzione di wafer da 8 pollici di un produttore verticalmente integrato (IDM: Integrated Device Manufacturer). A titolo di esempio, recenti notizie indicano che UMC a Taiwan sta valutando l'acquisizione della linea di produzione di wafer da 8 pollici di Japan Semiconductor (ex divisione di produzione di semiconduttori di Toshiba).

Nessun produttore indicato
Come evidenziato dal rapporto di Trend Force, la ragione della grave carenza di fornitura di semiconduttori iniziata nella seconda metà del 2019 è che quasi nessun produttore è in grado di realizzare apparecchiature per wafer da 8 pollici, nemmeno ora, quindi il prezzo delle apparecchiature per la produzione di semiconduttori continua ad aumentare.    

TSMC utilizza processi di produzione di wafer da 8 e 12 pollici. (Immagine tratta da: eetimes)Inoltre, il prezzo dei wafer da 8 pollici è molto inferiore a quello dei wafer da 12 pollici. Pertanto, le fonderie generalmente ritengono che espandere la capacità produttiva di wafer da 8 pollici sia meno conveniente. Di conseguenza, si è innescata una serie di reazioni a catena. Ad esempio, alcune fonderie hanno aumentato il prezzo dei wafer da 8 pollici per i clienti.  
In altre parole, per quanto riguarda la situazione dei wafer da 8 pollici, è meglio dire che è caratterizzata da "produttori con offerta insufficiente" piuttosto che da "caos nella catena di approvvigionamento". Parte del wafer da 12 pollici è "spostata"
Per quanto riguarda le fonderie di wafer da 12 pollici (300 mm), diverse aziende rappresentate da TSMC e GLOBALFOUNDRIES stanno investendo con entusiasmo per espandere la capacità produttiva. Tuttavia, non si registrano miglioramenti per i wafer da 8 pollici.  
Poiché non si sono registrati miglioramenti nella capacità produttiva di wafer da 8 pollici, alcuni produttori stanno passando dalle linee di produzione esistenti a 180 nm e 350 nm su wafer da 8 pollici a wafer da 12 pollici. Inoltre, molte fonderie sono in grado di fornire processi a 130 nm su wafer da 12 pollici, che possono quindi essere utilizzati come fonti di approvvigionamento secondarie o primarie. Ciò contribuisce a migliorare la diversificazione geografica della catena di fornitura. Caratteristiche della tecnologia di processo a 180 nm e 130 nm
Sebbene i processi a 180 nm e 130 nm presentino delle similitudini, esistono anche delle differenze. La ragione principale risiede nel diverso valore della tensione di soglia del transistor. La tensione di alimentazione del core varia da 1.8 V a 1.5 V, o addirittura scende fino a 1.2 V. Inoltre, esistono diverse opzioni tecnologiche di processo per supportare tensioni di I/O di 5 V/3.3 V, e queste caratteristiche di processo sono molto simili per i componenti passivi, che sono estremamente importanti per la progettazione analogica/RF.    

Tabella comparativa delle principali tecnologie di nodo utilizzate negli ASIC a segnale misto e in altri prodotti. (Immagine tratta da: eetimes)

La tecnologia dei wafer da 12 pollici offre diversi vantaggi. Poiché è possibile utilizzare il rame al posto dell'alluminio, a differenza delle tecnologie di vecchia generazione, la densità di corrente consentita è maggiore e la resistenza all'elettromigrazione è eccellente. Inoltre, la presenza di un maggior numero di strati metallici consente di ridurre le dimensioni dei transistor e le loro dimensioni. Pertanto, aumentando la densità dei transistor e la densità di cablaggio, è possibile ridurre le dimensioni del chip e migliorarne le prestazioni.  
Inoltre, la maggior parte delle tecnologie di processo a 180 nm e la maggior parte delle tecnologie di processo BCD (Bipolar-CMOS-DMOS) a 130 nm possono supportare funzioni come STI (Shallow Trench Isolation). Pertanto, rispetto all'isolamento LOCOS (Local Oxidation of Silicon) utilizzato nella maggior parte delle tecnologie a 350 nm, è possibile ottenere una maggiore densità, funzioni di protezione dal latch-up, ecc. Di conseguenza, si ottiene un miglioramento delle prestazioni e della stabilità della linea.  
Oggi, il processo BCD a 130 nm è piuttosto maturo e può quindi essere utilizzato come opzione per diverse tecnologie di processo. Ad esempio, diversi livelli di transistor ad alta tensione, semiconduttori per memorie non volatili, condensatori MIM (metallo-film isolante-metallo), diodi Zener/diodi Schottky, ecc. Pertanto, non solo è possibile integrare complesse funzioni analogiche/RF nelle soluzioni SoC, ma si possono anche ottenere altri vantaggi. Anche i wafer da 8 pollici offrono numerosi vantaggi.
Anche i wafer da 8 pollici presentano numerosi vantaggi. Ad esempio, il vantaggio in termini di prezzo dei wafer da 8 pollici prodotti a 350 nanometri.  
Le ragioni sono le seguenti: le apparecchiature di produzione sono obsolete e il processo produttivo è relativamente semplice (meno strati). Inoltre, alcuni circuiti analogici potrebbero non essere miniaturizzati con successo nel nuovo processo, quindi il prezzo di un chip semiconduttore dello stesso livello tecnologico a 130 nm potrebbe essere superiore a quello di un chip a 350 nm. Tuttavia, quando un prodotto non può essere realizzato a causa della carenza di componenti, nella maggior parte dei casi si verifica una situazione estremamente grave, piuttosto che una semplice differenza di costo tra i chip semiconduttori.  
Inoltre, in questa fase l'attenzione si concentra sul fatto che, sebbene diverse fonderie stiano passando dal formato da 8 pollici a quello da 12 pollici, nessun produttore si è ancora espresso in merito. Nonostante i produttori specializzati in ASIC a segnale misto stiano lavorando sodo, dovrebbero innanzitutto concentrarsi sulle porte dello schema elettrico e sulla scheda tecnica del circuito integrato.  
Per quanto riguarda l'investimento necessario per riprogettare l'ASIC, è opportuno coordinare anche altri prodotti per evitare gli stessi problemi riscontrati nella catena di fornitura da 8 pollici.  
Le dimensioni ridotte del processo produttivo a 130 nm consentono l'integrazione con i core della serie "Arm Cortex-M" senza un aumento dei costi. L'area del chip necessaria per le CPU di fascia bassa è di pochi millimetri quadrati, il che permette di integrarle con SRAM da 64 kbit/128 kbit ad alta efficienza.  
A giudicare dalle schede tecniche odierne, il processo che va dalla progettazione dell'ASIC alla produzione di massa e all'ottenimento della certificazione richiede dai 14 ai 24 mesi (a seconda della complessità). Il prototipo iniziale di silicio dovrebbe essere completato entro un anno. Se si tratta di un prodotto per il settore automobilistico, occorrono dai 24 ai 36 mesi (a seconda della complessità) dalla definizione delle specifiche al processo di approvazione della parte di produzione (PPAP). Il budget generale per un ASIC a 130 nm parte da 600,000 dollari (a seconda della complessità effettiva e del contenuto IP). Se basato sullo standard AEC-Q100, il costo si aggira sui 4 milioni di dollari. Attualmente, il costo di uno strumento per la mascheratura per il processo a 130 nm (wafer da 12 pollici) è inferiore a 200,000 dollari, rappresentando una bassa percentuale del costo totale.  
Molti dispositivi a segnale misto sono realizzati con wafer da 8 pollici, la cui disponibilità è limitata. A causa di investimenti insufficienti nelle linee di produzione di wafer da 8 pollici (dovuti ai bassi rendimenti degli investimenti), i problemi della catena di approvvigionamento persisteranno anche in futuro.  
 

Questa carenza di fornitura di semiconduttori rappresenta in un certo senso un "campanello d'allarme". Le aziende che attualmente utilizzano wafer da 8 pollici dovrebbero innanzitutto considerare la domanda futura. Inoltre, sia che si tratti della principale base produttiva o di un secondo fornitore (Seconda Fonte), è necessario garantire tempi sufficienti per il completamento di tutti i processi.

Disclaimer: Questo articolo è riprodotto da "Semiconductor Industry Observation". Questo articolo rappresenta esclusivamente le opinioni personali dell'autore e non quelle di Sacco Micro o del settore. La sua ristampa e condivisione sono consentite solo a supporto della tutela dei diritti di proprietà intellettuale. Si prega di indicare la fonte originale e l'autore in caso di ristampa. In caso di violazione del copyright, si prega di contattarci per richiederne la rimozione.

Numero di telefono dell'azienda: +86-0755-83044319
Fax: +86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Responsabile Li

QQ: 332496225 Responsabile Qiu

Indirizzo: Stanza 809, Edificio C, Edificio Tecnologico Zhantao, Viale Minzhi n. 1079, Nuovo Distretto di Longhua, Shenzhen