保守估計，目前 8 吋（200 公釐）晶圓的供應鏈狀況相當嚴峻！

然而，這絕非一個新問題。台灣市場研究公司TrendForce在2020年11月發布的新聞稿中指出：“就8英寸晶圓產能而言，自2019年下半年以來就存在嚴重的供應短缺問題。”

此外，更糟的是，2021年3月，瑞薩電子那珂工廠發生火災。由於瑞薩電子的這家工廠供應許多型號的產品，這個問題就更加嚴重了。

基於以上背景，許多因素交織在一起。然而，毋庸置疑，最大的原因在於新冠疫情。由於新冠疫情的影響，耳機、電腦、電視、顯示器、手機等各種電子產品的需求激增。

儘管汽車也屬於上述類別，但人們仍希望汽車市場能在2021年擺脫新冠疫情的陰影。如今，各種產品都在推廣將多種功能整合於一體的SoC（系統單晶片）模式。因此，許多產品需要配備多個數模混合訊號積體電路（混合訊號晶片）。上述產品的主要用途如下：電源管理積體電路（PMIC）、CMOS影像感測器、指紋辨識感測器、汽車引擎/底盤控制、顯示器驅動積體電路、亞吉赫茲無線通訊晶片等。通常情況下，上述產品適用於180nm和350nm工藝，並在8吋晶圓上生產。

也就是說，對這類混合訊號晶片（Mixing Signal Chip）和功率半導體產品的需求不斷增長，導致 8 吋晶圓的產能不足。

受8吋晶圓供應限制的影響，晶圓代工廠可能會擴大產能。該代工廠可能會收購垂直整合製造商（IDM：整合裝置製造商）的8吋晶圓生產設備和生產線。例如，近期有通報稱，台灣聯電正在洽談收購日本半導體（原東芝半導體製造公司）的8吋晶圓生產線。

未提供製造商信息
正如Trend Force的報告指出，2019年下半年開始的嚴重半導體供應短缺的原因是，即使到了現在，幾乎沒有製造商能夠生產8英寸晶圓設備，因此半導體生產設備的價格持續上漲。    

台積電採用8吋和12吋晶圓製程。 （圖片來源：eetimes）此外，8吋晶圓的價格遠低於12吋晶圓。因此，代工廠普遍認為擴大8吋晶圓產能的成本效益較低。由此引發了一系列連鎖反應。例如，一些代工廠提高了8吋晶圓的售價。  
換句話說，就8吋晶圓的情況而言，與其說是“供應鏈混亂”，不如說是“廠商供貨不足”。部分12吋晶圓則被「轉移」。
至於12吋（300毫米）晶圓代工廠，以台積電和格羅方德為代表的各家公​​司都在積極投資擴大產能。然而，8吋晶圓方面卻看不到任何改善。  
由於8吋晶圓產能沒有提升，一些廠商正將現有的180nm和350nm 8吋生產線轉向12吋晶圓生產線。此外，許多代工廠能夠提供基於12英寸晶圓的130nm工藝，因此可以作為輔助或主要供貨來源。這有助於提高供應鏈的地理多樣性。 180nm和130nm製程技術的特點
儘管180nm和130nm製程相似，但也存在差異。主要差異在於電晶體的閾值電壓下降幅度不同。核心電源電壓為1.8V至1.5V，甚至低至1.2V。此外，還有多種製程技術方案支援5V/3.3V的I/O電壓，這些製程特性對於類比/射頻設計中至關重要的被動元件而言非常相似。    

混合訊號ASIC及其他產品中所使用的主要節點技術比較圖。 （圖片來源：eetimes）

12吋晶圓技術具有多項優勢。由於可以使用銅代替老一代技術中的鋁，其允許電流密度更高，抗電遷移性能也更出色。此外，金屬層數更多，電晶體尺寸更小。因此，透過提高電晶體密度和佈線密度，可以減小晶片尺寸並提升性能。  
此外，大多數180nm製程技術及大多數130nm BCD（雙極型CMOS-DMOS）製程技術均可支援STI（淺溝槽隔離）等功能。因此，與大多數350nm製程中使用的LOCOS（矽局部氧化）隔離相比，可以獲得更高的密度、閂鎖保護功能等。從而提高線路效能和穩定性。  
如今，130nm BCD製程已相當成熟，因此可作為多種製程技術的選配。例如，不同等級的高壓電晶體、非揮發性儲存半導體、MIM（金屬-絕緣體-金屬）電容器、齊納二極體/肖特基二極體等。因此，不僅可以將複雜的類比/射頻功能整合到SoC解決方案中，還能帶來其他許多優勢。 8吋晶圓也具有許多優點。
8吋晶圓也具有許多優勢。例如，採用350奈米製程製造的8吋晶圓具有價格優勢。  
原因如下：生產設備老化，且生產流程相對簡單（層數較少）。此外，某些類比電路可能無法在新製程中成功小型化，因此同等水準的130奈米半導體晶片的價格可能高於350奈米晶片。然而，當產品因零件短缺而無法生產時，通常情況非常嚴重，而不僅僅是半導體晶片的價格差異。  
此外，現階段人們關注的焦點是，儘管各代工廠都在從8吋晶片轉向12吋晶片，但沒有任何一家廠商對此發表聲明。雖然擅長混合訊號ASIC的廠商正在努力，但他們首先應該從電路圖和晶片資料手冊的連接埠入手。  
就重新設計 ASIC 所需的投資而言，應該協調其他產品，以避免與 8 英寸供應鏈相同的問題。  
130nm製程的尺寸更小，因此可以與「Arm Cortex-M」系列內核整合而不會增加成本。低階CPU所需的晶片面積僅為幾平方毫米，並且可以高效率地與64kbit/128kbit SRAM整合。  
根據目前的數據手冊，從ASIC設計、量產到獲得認證，整個流程需要14到24個月（取決於複雜程度）。初始原型晶片應在一年內完成。如果是汽車產品，從制定規格到PPAP（生產件核准程序）大約需要24到36個月（取決於複雜程度）。 130nm ASIC的預算起價為600,000萬美元（取決於實際複雜度和IP內容）。如果以AEC-Q100標準計算，成本約為4萬美元。目前，130nm製程（12吋晶圓）的光罩工具成本低於200,000萬美元，在總成本中所佔比例很小。  
許多混合訊號裝置採用8吋晶圓製造，而這種晶圓目前供應短缺。由於對8吋晶圓生產線的投資不足（因為投資報酬率低），供應鏈問題在未來仍將持續存在。  
 

半導體供應短缺在某種程度上是一種「警示」。目前使用8吋晶圓的公司應先考慮未來的需求。此外，無論是主生產基地或第二供應商，都需要確保有足夠的時間完成所有流程。

免責聲明：本文轉載自《半導體產業觀察》。本文僅代表作者個人觀點，不代表賽科微電子及業界立場。轉載僅供支持智慧財產權保護之用，請註明原出處及作者。如有侵權，請聯絡我們刪除。

公司電話號碼：+86-0755-83044319
傳真：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經理

QQ：332496225 邱經理

地址：深圳市龍華新區民治大道1079號展濤科技大樓C座809室