サービスホットライン
控えめに言っても、8インチ(200mm)ウェハーの現在のサプライチェーン状況はかなり深刻だ!
しかし、これは決して新しい問題ではない。台湾の市場調査会社であるトレンドフォースは、2020年11月に発表したプレスリリースの中で、「8インチウェハーの生産能力に関しては、2019年後半から深刻な供給不足問題が発生している」と述べている。
さらに事態を悪化させたのは、2021年3月にルネサスエレクトロニクスの中工場で火災が発生したことだ。ルネサスの中工場は多くの機種を供給しているため、問題はより深刻化している。
以上の背景を踏まえると、多くの要因が複雑に絡み合っていると言えるでしょう。しかし、最大の要因は言うまでもなく新型コロナウイルス感染症(COVID-19)です。COVID-19の流行により、ヘッドホン、パソコン、テレビ、ディスプレイ、携帯電話といった様々な電子製品の需要が急増しました。
自動車も上記のカテゴリーに該当しますが、人々は依然として自動車市場が2021年の新型コロナウイルス流行の影から回復することを期待しています。現在、さまざまな製品が複数の機能を1つに統合したSoC(System on Chip)モデルを推進しています。そのため、多くの製品にはデジタル・アナログ混合信号(Mixed Signal Chip)を備えた複数のICを搭載する必要があります。上記の製品の主な用途は次のとおりです。PMIC(Power Management IC)、CMOSイメージセンサー、指紋認識センサー、自動車エンジン/シャーシ制御、ディスプレイドライバIC、サブギガヘルツ無線通信チップなど。通常、上記は180nmおよび350nmプロセスに適しており、8インチウェハで製造されます。
つまり、この種のミックスドシグナルチップ(Mixed Signal Chip)やパワー半導体に使用される製品の需要増加により、8インチウェハーの生産能力が不足しているということである。
8インチウェハーの供給制限の影響を受け、ファウンドリは生産能力を拡大する可能性が高い。ファウンドリは、垂直統合型デバイスメーカー(IDM:Integrated Device Manufacturer)の8インチウェハー製造装置や生産ラインを買収する可能性がある。例としては、台湾のUMCが、ジャパンセミコンダクター(旧東芝の半導体製造会社)の8インチ生産ラインの買収を検討しているという最近の報道が挙げられる。
メーカー提供なし
Trend Forceのレポートが指摘しているように、2019年後半に始まった深刻な半導体供給不足の原因は、現在でも8インチウェハー製造装置を生産できるメーカーがほとんどないため、半導体製造装置の価格が上昇し続けていることである。
言い換えれば、8インチウェハの状況に関しては、「サプライチェーンの混乱」というよりは「供給不足のメーカー」という方が適切だろう。12インチウェハの一部は「移動」されている。
12インチ(300mm)ウェハー製造工場に関しては、TSMCやGLOBALFOUNDRIESをはじめとする様々な企業が生産能力拡大に向けて積極的に投資を行っている。しかし、8インチウェハーに関しては改善の兆しは見られない。
8インチウェハの生産能力に改善が見られないため、一部のメーカーは既存の180nmおよび350nmの8インチ生産ラインから12インチウェハに切り替えています。さらに、多くのファウンドリは12インチウェハで製造された130nmプロセスを提供できるため、二次または一次の供給源として利用できます。したがって、これはサプライチェーンの地理的多様性の向上に役立ちます。180nmおよび130nmプロセス技術の特徴
180nmプロセスと130nmプロセスは、プロセス自体は似ているものの、違いも存在します。主な理由は、トランジスタのしきい値電圧の低下度合いが異なることです。コア電源電圧は1.8V~1.5V、あるいは1.2Vまで低下します。さらに、5V/3.3Vの入出力電圧に対応するための様々なプロセス技術オプションがあり、これらのプロセス特性は、アナログ/RF設計において極めて重要な受動部品において非常に類似しています。
ミックスドシグナルASICおよびその他の製品で使用される主要なノード技術の比較表。(画像提供:eetimes)
12インチウェハ技術にはいくつかの利点があります。旧世代技術でアルミニウムの代わりに銅を使用できるため、許容電流密度が高く、エレクトロマイグレーション耐性も優れています。さらに、金属層が多く、トランジスタサイズも小さくなっています。そのため、トランジスタ密度と配線密度を高めることで、チップサイズを縮小し、性能を向上させることができます。さらに、ほとんどの180nmプロセス技術とほとんどの130nm BCD(バイポーラCMOS-DMOS)プロセス技術は、STI(浅溝分離)などの機能をサポートできます。そのため、ほとんどの350nm技術で使用されているLOCOS(シリコン局所酸化)絶縁と比較して、高密度化、ラッチアップ保護機能などを実現できます。したがって、ライン性能と安定性の向上効果が得られます。
現在、130nm BCDプロセスは非常に成熟しており、様々なプロセス技術の選択肢として利用できます。例えば、高電圧トランジスタ、不揮発性ストレージ半導体、MIM(金属絶縁膜金属)コンデンサ、ツェナーダイオード/ショットキーダイオードなどです。そのため、複雑なアナログ/RF機能をSoCソリューションに統合できるだけでなく、その他のメリットも得られます。8インチウェハにも多くの利点があります。
8インチウェハーにも多くの利点があります。例えば、350ナノメートルで製造された8インチウェハーは価格面で優位性があります。
理由は以下のとおりです。製造設備が減価償却されており、製造工程が比較的単純(層数が少ない)であること。加えて、一部のアナログ回路は新プロセスで微細化に成功しない可能性があるため、130nmと同等の半導体チップの価格は350nmのものよりも高くなる可能性があります。しかし、部品不足により製品が生産できない場合、多くの場合、半導体チップの単純な価格差ではなく、極めて深刻な事態が発生します。
さらに、現段階で注目されているのは、様々なファウンドリが8インチから12インチに移行しているにもかかわらず、どのメーカーも公式な声明を発表していない点である。ミックスドシグナルASICに精通したメーカーは懸命に取り組んでいるが、まずはICの回路図のポート構成やデータシートから着手すべきだろう。
ASICの再設計に必要な投資という観点から、8インチサプライチェーンで発生したような問題を回避するために、他の製品についても調整を行うべきである。
130nmプロセスは微細な構造のため、コストを増加させることなく「Arm Cortex-M」シリーズのコアと統合できます。ローエンドCPUに必要なチップ面積はわずか数平方ミリメートルで、64kbit/128kbitのSRAMと高効率で統合することが可能です。
今日のデータシートから判断すると、ASICの設計から量産、認証取得までのスケジュールは、複雑さによって14ヶ月から24ヶ月かかります。最初のプロトタイプシリコンは1年以内に完成する必要があります。車載製品の場合、仕様書の作成からPPAP(生産部品承認プロセス)まで約24ヶ月から36ヶ月かかります(複雑さによって)。130nm ASICの一般的な予算は、実際の複雑さとIPコンテンツによって60万米ドルから始まります。AEC-Q100に基づくと、コストは約400万米ドルです。現在、130nmプロセス(12インチウェハ)のマスクツールのコストは20万米ドル未満で、全体のコストに占める割合は低くなっています。
多くのミックスドシグナルデバイスは、供給不足に陥っている8インチウェハーから製造されています。8インチウェハーの生産ラインへの投資が不十分なため(投資収益率が低いため)、サプライチェーンの問題は今後も続くでしょう。
この半導体供給不足は、ある意味で「警告」と言えるでしょう。現在8インチウェハを使用している企業は、まず将来の需要を考慮すべきです。また、主要生産拠点であれ、セカンドソース(二次供給元)であれ、すべての工程が完了するまでに十分な時間を確保する必要があります。
免責事項:この記事は「半導体業界概観」からの転載です。この記事は著者の個人的な見解を示すものであり、Sacco Microおよび業界の見解を示すものではありません。転載および共有は、知的財産権の保護を支援するためのみに許可されています。転載の際は、出典と著者名を明記してください。著作権侵害が疑われる場合は、削除いたしますのでご連絡ください。
会社の電話番号:+86-0755-83044319
ファックス番号:+86-0755-83975897
Eメール:1615456225@qq.com
QQ: 3518641314 李マネージャー
QQ: 332496225 邱マネージャー
住所:深圳市龍華新区民治大道1079号 占濤科技ビルC棟809室




粤公网安备44030002007346号