Um es vorsichtig auszudrücken: Die aktuelle Lieferkettensituation für 8-Zoll-Wafer (200 mm) ist ziemlich angespannt!

Dies ist jedoch keineswegs ein neues Problem. TrendForce, ein Marktforschungsunternehmen in Taiwan, veröffentlichte im November 2020 eine Pressemitteilung, in der es hieß: „Hinsichtlich der Produktionskapazität für 8-Zoll-Wafer besteht seit der zweiten Hälfte des Jahres 2019 ein ernsthaftes Angebotsengpassproblem.“

Zu allem Übel brach im März 2021 ein Brand im Werk von Renesas Electronics in Naka aus. Verschärft wird das Problem dadurch, dass das Werk von Renesas hier viele Modelle liefert.

Vor diesem Hintergrund spielen viele Faktoren eine Rolle. Der wichtigste Grund ist jedoch zweifellos COVID-19. Aufgrund der COVID-19-Pandemie ist die Nachfrage nach verschiedenen Elektronikprodukten wie Kopfhörern, Computern, Fernsehern, Bildschirmen und Mobiltelefonen sprunghaft angestiegen.

Obwohl auch Autos in die oben genannten Kategorien fallen, hoffen viele weiterhin auf eine Erholung des Automobilmarktes nach den Auswirkungen der Corona-Pandemie im Jahr 2021. Aktuell setzen diverse Produkte auf das SoC-Modell (System-on-Chip), das mehrere Funktionen in einem Chip integriert. Daher benötigen viele Produkte integrierte Schaltkreise (ICs) mit digital-analoger Mixed-Signal-Technologie (Mixed-Signal-Chips). Zu den Hauptanwendungen dieser Produkte zählen: PMICs (Power-Management-ICs), CMOS-Bildsensoren, Fingerabdrucksensoren, Motor-/Fahrwerkssteuerungen für Automobile, Display-Treiber-ICs, Sub-Gigahertz-Funkkommunikationschips usw. Normalerweise eignen sich diese Chips für 180-nm- und 350-nm-Prozesse und werden auf 8-Zoll-Wafern gefertigt.

Das heißt, die wachsende Nachfrage nach Produkten, die in dieser Art von Mixed-Signal-Chip (Mixed-Signal-Chip) und Leistungshalbleitern verwendet werden, hat zu einer unzureichenden Produktionskapazität von 8-Zoll-Wafern geführt.

Aufgrund der begrenzten Verfügbarkeit von 8-Zoll-Wafern wird die Foundry voraussichtlich ihre Produktionskapazität erweitern. Sie könnte die Produktionsanlagen und -linien für 8-Zoll-Wafer von vertikal integrierten Herstellern (IDM: Integrated Device Manufacturer) übernehmen. Ein Beispiel hierfür ist: Jüngsten Berichten zufolge verhandelt UMC in Taiwan über die Übernahme der 8-Zoll-Produktionslinie von Japan Semiconductor (ehemals Toshibas Halbleiterfertigungsgesellschaft).

Kein Hersteller angegeben
Wie Trend Force in seinem Bericht hervorhob, liegt der Grund für die gravierende Halbleiterknappheit, die in der zweiten Hälfte des Jahres 2019 begann, darin, dass fast kein Hersteller auch heute noch in der Lage ist, Anlagen zur Herstellung von 8-Zoll-Wafern zu produzieren, weshalb die Preise für Halbleiterproduktionsanlagen weiter steigen.    

TSMC verwendet 8-Zoll- und 12-Zoll-Wafer-Prozesse. (Bildquelle: eetimes)Zudem ist der Preis für 8-Zoll-Wafer deutlich niedriger als der für 12-Zoll-Wafer. Daher gehen Foundries im Allgemeinen davon aus, dass eine Erweiterung der Produktionskapazitäten für 8-Zoll-Wafer weniger wirtschaftlich ist. Dies löste eine Reihe von Kettenreaktionen aus. Beispielsweise erhöhten einige Foundries den Preis für 8-Zoll-Wafer für ihre Kunden.  
Anders ausgedrückt: Was die Situation der 8-Zoll-Wafer betrifft, so ist sie eher durch „unzureichende Liefermengen der Hersteller“ als durch „Chaos in der Lieferkette“ gekennzeichnet. Ein Teil der 12-Zoll-Wafer wird „verschoben“.
Im Bereich der 12-Zoll-Waferfertigung (300 mm) investieren verschiedene Unternehmen, allen voran TSMC und GLOBALFOUNDRIES, mit großem Engagement in den Ausbau der Produktionskapazitäten. Bei 8-Zoll-Wafern sind hingegen keine Verbesserungen erkennbar.  
Da sich die Produktionskapazität für 8-Zoll-Wafer nicht verbessert hat, stellen einige Hersteller ihre bestehenden 180-nm- und 350-nm-8-Zoll-Produktionslinien auf 12-Zoll-Wafer um. Darüber hinaus bieten viele Foundries 130-nm-Prozesse auf 12-Zoll-Wafern an und können somit als sekundäre oder primäre Bezugsquellen genutzt werden. Dies trägt zur Verbesserung der geografischen Diversifizierung der Lieferkette bei. Merkmale der 180-nm- und 130-nm-Prozesstechnologie
Obwohl die 180-nm- und 130-nm-Prozesse ähnliche Abläufe aufweisen, gibt es auch Unterschiede. Der Hauptgrund liegt in der unterschiedlich stark abgesenkten Schwellenspannung des Transistors. Die Kernversorgungsspannung beträgt 1.8 V bis 1.5 V oder kann bis auf 1.2 V sinken. Darüber hinaus stehen verschiedene Prozesstechnologien zur Verfügung, die 5-V- bzw. 3.3-V-IO-Spannungen unterstützen. Diese Prozesseigenschaften sind für passive Bauelemente, die für die Analog-/HF-Schaltungstechnik von entscheidender Bedeutung sind, sehr ähnlich.    

Vergleichstabelle der wichtigsten Knotentechnologien, die in Mixed-Signal-ASICs und anderen Produkten verwendet werden. (Bildquelle: eetimes)

Die 12-Zoll-Wafer-Technologie bietet mehrere Vorteile. Da Kupfer anstelle von Aluminium, wie in älteren Technologien üblich, verwendet werden kann, ist die zulässige Stromdichte höher und die Elektromigrationsbeständigkeit ausgezeichnet. Zudem gibt es mehr Metallisierungsebenen und die Transistorgröße ist kleiner. Durch die Erhöhung der Transistor- und Leiterbahndichte lässt sich die Chipgröße reduzieren und die Leistung verbessern.  
Darüber hinaus unterstützen die meisten 180-nm-Prozesstechnologien und die meisten 130-nm-BCD-Prozesstechnologien (Bipolar-CMOS-DMOS) Funktionen wie STI (Shallow Trench Isolation). Im Vergleich zur LOCOS-Isolierung (Local Oxidation of Silicon), die in den meisten 350-nm-Technologien verwendet wird, lassen sich dadurch höhere Packungsdichten, Latch-up-Schutzfunktionen usw. erzielen. Dies führt zu einer Verbesserung der Leitungsleistung und -stabilität.  
Das 130-nm-BCD-Verfahren ist heute ausgereift und kann daher für verschiedene Prozesstechnologien eingesetzt werden. Dazu gehören beispielsweise Hochspannungstransistoren unterschiedlicher Leistungsklassen, nichtflüchtige Speicherhalbleiter, MIM-Kondensatoren (Metall-Isolator-Metall), Zener- und Schottky-Dioden usw. Dadurch lassen sich nicht nur komplexe Analog- und HF-Funktionen in SoC-Lösungen integrieren, sondern es ergeben sich auch weitere Vorteile. 8-Zoll-Wafer bieten zudem zahlreiche Vorteile.
8-Zoll-Wafer bieten zudem viele Vorteile. Beispielsweise den Preisvorteil von 8-Zoll-Wafern, die mit einer Strukturgröße von 350 Nanometern hergestellt werden.  
Die Gründe hierfür sind folgende: Die Produktionsanlagen sind veraltet und der Produktionsprozess ist vergleichsweise einfach (weniger Schichten). Zudem lassen sich manche analoge Schaltungen im neuen Verfahren möglicherweise nicht erfolgreich miniaturisieren, sodass der Preis eines Halbleiterchips mit vergleichbarer Strukturgröße (130 nm) höher sein kann als der eines 350-nm-Chips. Wenn ein Produkt jedoch aufgrund von Bauteilmangel nicht hergestellt werden kann, entsteht in den meisten Fällen eine äußerst ernste Situation und nicht nur ein einfacher Kostenunterschied bei den Halbleiterchips.  
Zudem liegt der Fokus derzeit darauf, dass zwar verschiedene Halbleiterhersteller von 8 auf 12 Zoll umstellen, aber noch kein Hersteller eine offizielle Stellungnahme abgegeben hat. Obwohl Hersteller mit Erfahrung in Mixed-Signal-ASICs intensiv daran arbeiten, sollten sie zunächst die Anschlüsse im Schaltplan und im Datenblatt des ICs überprüfen.  
Hinsichtlich der für die Neugestaltung des ASIC erforderlichen Investitionen sollten andere Produkte koordiniert werden, um die gleichen Probleme wie in der Lieferkette des 8-Zoll-Modells zu vermeiden.  
Die 130-nm-Strukturgröße ist kleiner und ermöglicht daher die Integration mit den Kernen der „Arm Cortex-M“-Serie ohne zusätzliche Kosten. Die für Low-End-CPUs benötigte Chipfläche beträgt nur wenige Quadratmillimeter, und die Integration mit 64-kbit-/128-kbit-SRAM ist hocheffizient möglich.  
Den heutigen Daten zufolge dauert der Prozess von der ASIC-Entwicklung über die Serienproduktion bis zur Zertifizierung 14 bis 24 Monate (abhängig von der Komplexität). Der erste Prototyp sollte innerhalb eines Jahres fertiggestellt sein. Bei Automobilprodukten dauert es von der Spezifikationserstellung bis zur PPAP (Production Part Approval Process) etwa 24 bis 36 Monate (abhängig von der Komplexität). Das Budget für einen 130-nm-ASIC beginnt bei 600,000 US-Dollar (abhängig von der Komplexität und dem IP-Anteil). Basierend auf AEC-Q100 belaufen sich die Kosten auf etwa 4 Millionen US-Dollar. Die Kosten für das Maskenwerkzeug für den 130-nm-Prozess (12-Zoll-Wafer) liegen aktuell unter 200,000 US-Dollar und machen damit nur einen geringen Anteil der Gesamtkosten aus.  
Viele Mixed-Signal-Bauelemente werden aus 8-Zoll-Wafern gefertigt, die derzeit nur begrenzt verfügbar sind. Aufgrund unzureichender Investitionen in Produktionslinien für 8-Zoll-Wafer (wegen geringer Rendite) werden Lieferkettenprobleme auch in Zukunft bestehen bleiben.  
 

Dieser Engpass bei der Halbleiterversorgung ist in gewisser Weise eine Warnung. Unternehmen, die derzeit 8-Zoll-Wafer verwenden, sollten zunächst den zukünftigen Bedarf im Blick behalten. Darüber hinaus muss – unabhängig davon, ob es sich um den Hauptproduktionsstandort oder den Zweitlieferanten handelt – ausreichend Zeit eingeplant werden, bevor alle Prozesse abgeschlossen sind.

Haftungsausschluss: Dieser Artikel wurde aus „Semiconductor Industry Observation“ übernommen. Er gibt ausschließlich die persönliche Meinung des Autors wieder und spiegelt nicht die Ansichten von Sacco Micro oder der Branche wider. Die Weitergabe dient lediglich dem Schutz von Urheberrechten. Bitte geben Sie bei einer Weiterveröffentlichung die Originalquelle und den Autor an. Sollten Urheberrechte verletzt werden, bitten wir Sie, uns zu kontaktieren, damit wir den entsprechenden Artikel entfernen können.

Firmentelefonnummer: +86-0755-83044319
Fax: +86-0755-83975897
E-Mail: 1615456225@qq.com
QQ: 3518641314 Manager Li

QQ: 332496225 Manager Qiu

Adresse: Raum 809, Gebäude C, Zhantao Technology Building, Minzhi Avenue 1079, Longhua New District, Shenzhen