3. Ringkasan Karakteristik Dasar

Karena perbedaan struktural, perangkat daya GaN memiliki karakteristik yang berbeda dibandingkan perangkat berbasis silikon.

(1) Tegangan Standar: 650V

Tegangan tipikal untuk perangkat daya GaN adalah 650V. Dalam banyak aplikasi catu daya, input dihubungkan ke listrik AC 220V. Setelah perbaikan, tegangan pada kapasitor bus mencapai kira-kira 400V DC. Selain itu, terdapat lonjakan tegangan dan refleksi dari sisi sekunder pada aplikasi topologi tertentu. Oleh karena itu, 650V telah menjadi kebutuhan tegangan standar.

(2) Tidak Ada Kerusakan Longsoran

Perangkat listrik GaN tidak mengalami gangguan longsoran salju. Sekali terjadi kerusakan, kerusakan tersebut bersifat permanen, mirip dengan kerusakan dielektrik pada kapasitor. Untuk perangkat 650V, jika itu adalah MOSFET silikon, tegangan rusaknya sebenarnya biasanya sekitar 750V (dengan margin desain 10%). Namun, perangkat GaN memerlukan margin desain tegangan tembus yang lebih tinggi. Perangkat 650V memerlukan tegangan tembus minimal 900V (dengan margin desain >10%).

(3) Tidak ada Transistor GaN tipe-p

Dalam teknologi berbasis silikon, terdapat NMOS (pembawa elektron) dan PMOS (pembawa lubang), tetapi saat ini belum ada HEMT GaN tipe-p. Oleh karena itu, desain IC analog/digital berbeda dengan silikon. Alasan utama kurangnya transistor GaN tipe-p adalah: pertama, implantasi ion dan pemanasan ion magnesium pada suhu rendah sulit dicapai pada GaN; kedua, mobilitas lubang GaN hanya 30cm²/Vs, jauh lebih rendah daripada mobilitas elektron sebesar 2cm²/Vs.

(4) Tegangan Gerbang: 7V

Karena proses GaN, tegangan gerbang maksimum untuk perangkat daya GaN dibatasi hingga 7V, yang tidak kompatibel dengan IC driver silikon yang ada.

Teknologi Proses Perangkat

Perangkat listrik GaN, seperti chip berbasis silikon, menjalani proses manufaktur serupa, yang terutama mencakup desain, pertumbuhan wafer epitaksi, fabrikasi chip, dan pengujian pengemasan.

Gambar 4:Langkah-Langkah Manufaktur Khas untuk Perangkat Listrik GaN

1. Tahap Desain

Perangkat GaN biasanya disimulasikan dan dimodelkan selama tahap desain menggunakan teknik TCAD (Technology Computer-Aided Design). Ini melibatkan simulasi dan analisis struktur dan parameter perangkat.

2. Proses Pembuatan Wafer Epitaksi

Wafer epitaksi GaN dapat ditanam pada substrat silikon, substrat silikon karbida, atau substrat safir. Untuk pertimbangan biaya dan produksi massal, pengendapan setiap lapisan dalam wafer epitaksial biasanya dilakukan dengan menggunakan teknik MOCVD (Metal Organic Chemical Vapor Deposition).

Gambar 5: Proses Pembuatan Wafer Epitaxial GaN

3. Proses Pembuatan Perangkat

Alur proses yang disederhanakan untuk pembuatan perangkat GaN HEMT (High Electron Mobility Transistor) mode deplesi pada substrat safir ditunjukkan pada gambar di bawah. Alur proses untuk perangkat GaN HEMT pada substrat silikon serupa.

Langkah pertama melibatkan penggunaan masker pertama untuk etsa isolasi tipe platform. Langkah kedua menggunakan masker kedua untuk menentukan wilayah sumber dan saluran. Langkah ketiga melibatkan pengendapan logam untuk sumber dan saluran pembuangan. Langkah keempat meliputi deposisi kaca dan anil untuk membentuk daerah sumber dan saluran logam. Langkah kelima menggunakan mask ketiga untuk menentukan wilayah gerbang. Langkah keenam melibatkan pengendapan logam untuk gerbang. Langkah ketujuh memerlukan pengangkatan logam untuk membuat logam gerbang. Langkah kedelapan melibatkan penyimpanan silikon nitrida untuk pasivasi dan perlindungan. Langkah kesembilan menggunakan topeng keempat untuk menentukan kontak daerah sumber dan saluran pembuangan. Langkah kesepuluh menggunakan topeng kelima untuk menentukan pelat bidang. Langkah kesebelas melibatkan pengangkatan logam untuk membentuk pelat medan, dan langkah kedua belas memerlukan pengendapan lapisan kedua silikon nitrida untuk pasivasi.

Catatan: Langkah spesifik dan nomor masker yang disebutkan mungkin berbeda tergantung pada desain perangkat dan proses pembuatan yang digunakan.

Gambar 6: Alur Proses Fabrikasi D-mode GaN HEMT pada Substrat Sapphire

4. Pengujian CP

Pengujian CP terutama melibatkan pengujian berbagai parameter di lingkungan suhu ruangan dan suhu tinggi untuk mengidentifikasi chip yang rusak pada wafer. Keripik yang rusak ini kemudian ditandai dengan pewarna dan dikeluarkan dari proses pengemasan lebih lanjut.

Gambar 7: Pengujian CP (Merah Menunjukkan Lokasi Chip yang Rusak)

5. Pengemasan

Gambar 8: Langkah Pengemasan yang Disederhanakan

Bersambung...