3. Resumen de características básicas

Debido a diferencias estructurales, los dispositivos de potencia de GaN tienen características diferentes en comparación con los dispositivos basados en silicio.

(1) Voltaje estándar: 650 V

El voltaje típico para los dispositivos de potencia GaN es de 650 V. En muchas aplicaciones de suministro de energía, la entrada está conectada a la red eléctrica de 220 V CA. Después de la rectificación, el voltaje en el capacitor del bus alcanza aproximadamente 400 V CC. Además, existen picos de voltaje y reflexiones desde el lado secundario en ciertas aplicaciones de topología. Por lo tanto, 650 V se ha convertido en un requisito de voltaje estándar.

(2) Sin avería por avalancha

Los dispositivos de energía GaN no sufren averías por avalancha. Una vez que se produce la ruptura, es permanente, similar a la ruptura dieléctrica en los capacitores. Para un dispositivo de 650 V, si fuera un MOSFET de silicio, el voltaje de ruptura real suele ser de alrededor de 750 V (con un margen de diseño del 10%). Sin embargo, los dispositivos de GaN requieren un margen de diseño de voltaje de ruptura más alto. Un dispositivo de 650 V necesita un voltaje de ruptura de al menos 900 V (con un margen de diseño >10%).

(3) Sin transistores GaN tipo p

En la tecnología basada en silicio, existen NMOS (portadores de electrones) y PMOS (portadores de huecos), pero actualmente no existen HEMT de GaN tipo p. Por lo tanto, el diseño de circuitos integrados analógicos/digitales es diferente al del silicio. Las principales razones de la escasez de transistores de GaN tipo p son: en primer lugar, la implantación de iones y el recocido a baja temperatura de iones de magnesio son difíciles de lograr en GaN; en segundo lugar, la movilidad de huecos en GaN es de tan solo 30 cm²/Vs, muy inferior a la movilidad de electrones de 2 cm²/Vs.

(4) Voltaje de la puerta: 7V

Debido al proceso de GaN, el voltaje de compuerta máximo para los dispositivos de alimentación de GaN está limitado a 7 V, lo que es incompatible con los circuitos integrados de controlador de silicio existentes.

Tecnología de proceso de dispositivo

Los dispositivos de energía GaN, como los chips basados en silicio, se someten a procesos de fabricación similares, que incluyen principalmente diseño, crecimiento de obleas epitaxiales, fabricación de chips y pruebas de embalaje.

Figura 4: Pasos típicos de fabricación de dispositivos de energía GaN

1. Fase de diseño

Los dispositivos GaN generalmente se simulan y modelan durante la fase de diseño utilizando técnicas TCAD (tecnología de diseño asistido por computadora). Se trata de simular y analizar la estructura y los parámetros del dispositivo.

2. Proceso de fabricación de obleas epitaxiales

Las obleas epitaxiales de GaN se pueden cultivar sobre sustratos de silicio, sustratos de carburo de silicio o sustratos de zafiro. Por consideraciones de costo y producción en masa, la deposición de cada capa en la oblea epitaxial generalmente se realiza utilizando la técnica MOCVD (deposición de vapor químico orgánico metálico).

Figura 5: Proceso de fabricación de oblea epitaxial de GaN

3. Proceso de fabricación del dispositivo

En la siguiente figura se muestra el flujo de proceso simplificado para la fabricación de dispositivos GaN HEMT (transistor de alta movilidad de electrones) en modo de agotamiento sobre sustratos de zafiro. El flujo de proceso para dispositivos GaN HEMT sobre sustratos de silicio es similar.

El primer paso implica el uso de la primera máscara para el grabado de aislamiento tipo plataforma. El segundo paso utiliza la segunda máscara para definir las regiones de origen y drenaje. El tercer paso implica la deposición de metal para la fuente y el drenaje. El cuarto paso incluye la deposición del vidrio y el recocido para formar las regiones metálicas de fuente y drenaje. El quinto paso utiliza la tercera máscara para definir la región de la puerta. El sexto paso implica la deposición del metal para la puerta. El séptimo paso implica despegar el metal para crear el metal de la puerta. El octavo paso consiste en depositar nitruro de silicio para pasivación y protección. El noveno paso utiliza la cuarta máscara para definir los contactos para las regiones de fuente y drenaje. El décimo paso emplea la quinta máscara para definir la placa de campo. El undécimo paso implica el despegue del metal para formar la placa de campo, y el duodécimo paso implica depositar una segunda capa de nitruro de silicio para su pasivación.

Nota: Los pasos específicos y los números de máscara mencionados pueden variar según el diseño del dispositivo y el proceso de fabricación utilizado.

Figura 6: Flujo de proceso para la fabricación de HEMT GaN en modo D sobre sustrato de zafiro

4. Pruebas de CP

Las pruebas de CP implican principalmente probar varios parámetros tanto en entornos de temperatura ambiente como de alta temperatura para identificar matrices de chips defectuosas en la oblea. A continuación, estos chips defectuosos se marcan con un tinte y se excluyen de otros procesos de envasado.

Figura 7: Prueba de CP (el rojo indica la ubicación de los chips defectuosos)

5 embalaje

Figura 8: Pasos de empaquetado simplificados

Continuará...