3. Résumé des caractéristiques de base

En raison de différences structurelles, les dispositifs d'alimentation GaN ont des caractéristiques différentes de celles des dispositifs à base de silicium.

(1) Tension standard : 650 V

La tension typique des appareils alimentés au GaN est de 650 V. Dans de nombreuses applications d'alimentation électrique, l'entrée est connectée au secteur 220 V CA. Après rectification, la tension sur le condensateur du bus atteint environ 400 V DC. De plus, il existe des pointes de tension et des réflexions du côté secondaire dans certaines applications topologiques. Par conséquent, 650 V est devenu une exigence de tension standard.

(2) Pas de panne d'avalanche

Les dispositifs de puissance GaN ne subissent pas de claquage par avalanche. Une fois claqué, il est permanent, comme le claquage diélectrique des condensateurs. Pour un dispositif de 650 V, s'il s'agissait d'un MOSFET silicium, la tension de claquage réelle est généralement d'environ 750 V (avec une marge de conception de 10 %). Cependant, les dispositifs GaN nécessitent une marge de conception plus élevée. Un dispositif de 650 V nécessite une tension de claquage d'au moins 900 V (avec une marge de conception > 10 %).

(3) Pas de transistors GaN de type p

Dans la technologie silicium, on trouve des transistors NMOS (transporteurs d'électrons) et PMOS (transporteurs de trous), mais il n'existe actuellement aucun transistor HEMT GaN de type p. Par conséquent, la conception des circuits intégrés analogiques/numériques diffère de celle du silicium. Les principales raisons de l'absence de transistors GaN de type p sont : premièrement, l'implantation ionique et le recuit à basse température des ions magnésium sont difficiles à réaliser sur GaN ; deuxièmement, la mobilité des trous du GaN n'est que de 30 cm²/Vs, bien inférieure à la mobilité électronique de 2 2000 cm²/Vs.

(4) Tension de porte : 7 V

En raison du processus GaN, la tension de grille maximale pour les dispositifs d'alimentation GaN est limitée à 7 V, ce qui est incompatible avec les circuits intégrés de commande en silicium existants.

Technologie de processus de périphérique

Les dispositifs d'alimentation GaN, comme les puces à base de silicium, sont soumis à des processus de fabrication similaires, qui incluent principalement la conception, la croissance de tranches épitaxiales, la fabrication de puces et les tests de conditionnement.

Figure 4 : Étapes de fabrication typiques des dispositifs d'alimentation GaN

1. Phase de conception

Les dispositifs GaN sont généralement simulés et modélisés pendant la phase de conception à l'aide de techniques TCAD (Technology Computer-Aided Design). Cela implique de simuler et d’analyser la structure et les paramètres de l’appareil.

2. Processus de fabrication de plaquettes épitaxiales

Les plaquettes épitaxiales GaN peuvent être cultivées sur des substrats de silicium, des substrats de carbure de silicium ou des substrats de saphir. Pour des raisons de coût et de production de masse, le dépôt de chaque couche dans la plaquette épitaxiale est généralement réalisé à l'aide de la technique MOCVD (Metal Organic Chemical Vapor Deposition).

Figure 5 : Processus de fabrication de la plaquette épitaxiale GaN

3. Processus de fabrication des appareils

Le procédé simplifié de fabrication de transistors HEMT (transistors à haute mobilité électronique) GaN à déplétion sur substrats saphir est illustré dans la figure ci-dessous. Le procédé est similaire pour les transistors HEMT GaN sur substrats silicium.

La première étape implique l'utilisation du premier masque pour une gravure d'isolation de type plateforme. La deuxième étape utilise le deuxième masque pour définir les régions de source et de drain. La troisième étape implique le dépôt de métal pour la source et le drain. La quatrième étape comprend le dépôt de verre et le recuit pour former les régions métalliques de source et de drain. La cinquième étape utilise le troisième masque pour définir la région de porte. La sixième étape concerne le dépôt du métal pour le portail. La septième étape consiste à soulever le métal pour créer le métal du portail. La huitième étape consiste à déposer du nitrure de silicium pour la passivation et la protection. La neuvième étape utilise le quatrième masque pour définir les contacts pour les régions de source et de drain. La dixième étape utilise le cinquième masque pour définir la plaque de champ. La onzième étape implique le décollage du métal pour former la plaque de champ, et la douzième étape consiste à déposer une deuxième couche de nitrure de silicium pour la passivation.

Remarque : Les étapes spécifiques et les numéros de masque mentionnés peuvent varier en fonction de la conception de l'appareil et du processus de fabrication utilisé.

Figure 6 : Flux de processus pour la fabrication GaN HEMT en mode D sur un substrat saphir

4. Tests PC

Les tests CP impliquent principalement de tester divers paramètres à la fois dans des environnements à température ambiante et à haute température pour identifier les puces défectueuses sur la tranche. Ces puces défectueuses sont ensuite marquées avec un colorant et exclues des processus d'emballage ultérieurs.

Figure 7 : Test CP (le rouge indique l'emplacement des puces défectueuses)

5. Emballage

Figure 8 : étapes d'emballage simplifiées

À suivre...