古いドライバーの概要: 11 シミュレーション回路の設計の詳細

ホームコラムニスト今日のハイライト古いドライバーの概要: 11 シミュレーション回路の設計の詳細

2022-03-17 1184

アナログ回路設計には、アナログ電気の確かな基礎と豊富な経験の蓄積が必要です。ここでは、あなたがピットを踏んで寄り道を減らすのに役立つ、古いアナログ電気エンジニアの要約を共有します。気分が良くなったらぜひ褒めてあげてください！

システム定義

??システム定義はアナログ回路設計の基本的な前提です。アナログ回路設計エンジニアは、設計要件に従って、回路システムとサブシステムの対応する機能定義を作成し、面積、消費電力、その他の関連性能のパラメータ範囲を決定する必要があります。

回路設計回路構造の選択は、回路設計における重要な要素です。アナログ回路設計エンジニアは、アナログ回路の機能要件、設計仕様、対応するパラメータに応じて適切な回路構造を選択し、それに基づいて部品の組み合わせを決定する必要があります。アナログ電子回路の設計については、現在利用できる成熟した設計ソフトウェアがないため、エンジニアは自分の経験に基づいて手動で行うしかありません。これは、ある程度、アナログ回路設計の難易度を高め、アナログ回路の開発速度を制限します。
3.

回路シミュレーション

??回路シミュレーションはアナログ回路の設計プロセスにおいて不可欠なリンクであり、アナログ回路が設計要件を満たせるかどうかをアナログエンジニアが判断するための重要な基礎となります。
エンジニアは、アナログ回路のシミュレーション結果が設定された指標と対応する機能要件を満たすまで、シミュレーション結果に応じて回路を常に修正および調整します。一般的に使用される方法には、パラメータースキャン、DC および AC 分析、モンテカルロ分析などが含まれます。

レイアウトの実現

??回路設計を生産に変換するための重要なブリッジ。以前の設計とシミュレーション結果によってアナログ回路の構造と関連パラメータが決定された後、設計エンジニアは、その後の処理と製造を容易にするために、設計されたアナログ回路の物理的形状を記述し、それをグラフィック形式に変換します。アナログ回路です。

物理的検証

??物理検証の段階では、設計したアナログ回路のデザインルール（DRC）を確認する必要があります。デザインルールチェックとは、与えられたデザインルールに基づいて、最小線幅、穴サイズ、最小パターン間隔などの制約されたプロセスをチェックし、レイアウトプロセスの実現可能性を測定することです。さらに、レイアウトと回路図の一貫性をチェックする必要があります (LVS)。 LVSツールによりレイアウトのパラメータを抽出し、得られた回路図を元の回路設計と比較して、レイアウトと元の回路設計の整合性を確保することができます。

寄生パラメータ抽出後のシミュレーション

?レイアウト前に回路設計をシミュレーションすることを「プレシミュレーション」と呼び、配線の抵抗や容量などの寄生パラメータを考慮しない理想的なシミュレーションを行います。寄生パラメータがレイアウトに追加された後の回路シミュレーションは「ポストシミュレーション」と呼ばれます。ポストシミュレーションのシミュレーション結果が設計指標とシステム機能要件を満たした場合にのみ、回路設計が完了します。

寄生パラメータはアナログ回路に大きな影響を与えます。前者のシミュレーション結果が要件を満たしていても、後者のシミュレーション結果は要件を満たさない。したがって、設計エンジニアは、シミュレーション後の結果に従ってトランジスタのパラメータを常に変更し、場合によってはシミュレーション後の結果がシステム設計要件を満たすまで回路構造を調整する必要があります。

??現在、アナログ回路の設計は困難かつ複雑であり、使用される EDA ツールの機能とシステムマッチングは比較的後進的であり、設計プロセスでは頻繁な手動介入と寄生パラメータへの感度が必要であり、これによりアナログ回路の開発がある程度制限されます。その結果、アナログ回路の開発速度が比較的遅くなります。

??同時に、アナログ回路設計では次の 11 の詳細に注意する必要があります。

(1) 安定性の高いフィードバック回路を得るには、通常、フィードバックループの外側に小さな抵抗またはチョークを使用して容量性負荷のバッファを提供する必要があります。
(2) 積分フィードバック回路には、通常、560pF を超える各積分コンデンサと直列に小さな抵抗 (約 10 オーム) が必要です。
(3) フィードバックループの外側で EMC の RF 帯域幅をフィルタリングまたは制御するために能動回路を使用せず、受動部品 (できれば RC 回路) のみを使用してください。オペアンプの開ループゲインが閉ループゲインよりも大きい場合にのみ、積分フィードバック方式が有効です。より高い周波数では、積分回路は周波数応答を制御できません。
(4) 安定した線形回路を得るには、すべての接続をパッシブフィルターまたはその他の抑制方法 (光電絶縁など) で保護する必要があります。
(5) EMC フィルタを使用し、すべての IC 関連フィルタをローカル 0V 基準面に接続する必要があります。
(6) 入力フィルタと出力フィルタは外部ケーブルの接続部に配置する必要があり、アンテナ効果のため、シールドされていないシステム内の配線接続にはフィルタをかける必要があります。さらに、デジタル信号処理またはスイッチングモードを備えたコンバータのシールドシステム内の配線接続でもフィルタリングが必要です。
(7) アナログ IC の電源およびグランド基準ピンには、デジタル IC と同様に高品質の RF デカップリングが必要です。ただし、アナログ部品の PSRR は 1KHz を超えるとほとんど増加しないため、アナログ IC では通常、低周波電源のデカップリングが必要です。 RC または LC フィルタリングは、すべてのオペアンプ、コンパレータ、およびデータコンバータのアナログ電源トレースで使用する必要があります。電源のコーナー周波数は、動作周波数範囲全体で望ましい PSRR を得るために、デバイスの PSRR コーナー周波数と傾きを補償する必要があります。
(8) 高速アナログ信号の場合、接続長や最高通信周波数に応じた伝送路技術が必要です。低周波信号であっても伝送線路技術を利用することで耐干渉性能を向上させることができますが、適切に整合した伝送線路がないとアンテナ効果が発生します。
(9) 電界に非常に敏感な高インピーダンスの入力または出力の使用は避けてください。
(10) 放射の大部分はコモンモードの電圧と電流によって発生し、環境内の電磁干渉のほとんどはコモンモードの問題によって引き起こされるため、アナログ回路で平衡送信および受信 (差動モード) 技術を使用すると、優れたEMC効果があり、クロストークを低減できます。平衡回路（差動チャンネル）駆動では、リターン電流ループとして 0V 基準システムを使用しないため、大電流ループを回避し、RF 放射を低減できます。
(11) コンパレータには、ノイズや妨害による誤出力変換や断線点での発振を防ぐため、ヒステリシス(正帰還)が必要です。必要以上に高速なコンパレータを使用しないでください (dV/dt を要件を満たす範囲内でできるだけ低く保ちます)。

免責事項：この記事は「Gu Taiwei」から転載したものです。この記事は著者の個人的な見解のみを表すものであり、Sacco Wei および業界の見解を表すものではありません。知的財産権の保護をサポートするため、転載および共有のみを目的としています。転載する場合は、出典と作者を明記してください。侵害がある場合は、削除するためにご連絡ください。

会社電話番号: +86-0755-83044319
ファックス/ファックス:+86-0755-83975897
Eメール：1615456225@qq.com
QQ: 332496225 邱マネージャー
住所: 深セン市龍華新区民志大道809号、Zhantao Technology Building、Cブロック、1079号室

分解レポート：Teka 鉄鎧 65W 窒素窒素镓ワイヤレススマート充電器

AMDやリンゴをはるかに上回る性能？ Intel 第12世代 Core i9-12900K 評価：歯磨き粉絞り、マジ強い！