SIP(System-in-Package) 기술은 1990년대 초반부터 현재까지 제안되어 왔습니다. XNUMX년 이상의 개발 끝에 학계와 업계에서 널리 받아들여졌으며 전자 기술 연구의 새로운 핫스팟 중 하나이자 기술 응용의 주요 방향 중 하나가 되었습니다. 그는 또한 자신이 전자 기술의 미래 발전 방향을 대표한다고 믿습니다. SIP 패키징 기술의 중요한 부분인 SIP 패키징 기술은 수년에 걸쳐 지속적인 혁신을 통해 큰 발전을 이루었으며 점차적으로 관련 기술 산업에 참여할 가치가 있는 자체 기술 시스템을 형성했습니다. 기술자와 학자들이 연구와 연구를 수행합니다. 이 기사에서는 패키징 기술의 관점에서 SIP 패키징 제조를 자세히 소개하고 해당 프로세스의 핵심 사항도 자세히 논의합니다.

ITRS(International Semiconductor Route Organization)의 정의에 따르면, SiP는 특정 기능을 달성하기 위해 다양한 기능과 선택적 수동 장치뿐만 아니라 MEMS 또는 광학 장치와 같은 기타 장치를 갖춘 여러 능동 전자 부품을 우선적으로 조립하는 단일 장치입니다. 기능. 시스템 또는 하위 시스템을 구성하는 표준 패키지입니다.

아키텍처 측면에서 SiP는 기본적으로 완전한 기능을 달성하기 위해 프로세서, 메모리 및 기타 기능 칩을 포함한 다양한 기능 칩을 하나의 패키지에 통합합니다. SOC(시스템 온 칩)에 해당합니다. 차이점은 시스템인패키지는 서로 다른 칩을 나란히 사용하거나 쌓아서 사용하는 패키징 방식인 반면, SOC는 고집적 칩 제품이라는 점이다.

1.1. 무어가 더 많음 VS 무어가 더 많음——SoC와 SiP의 비교

SiP는 무어의 법칙을 넘어서는 중요한 실현 경로입니다. 그 유명한 무어의 법칙이 현재까지 발전했는데, 어디로 가는 걸까요? 업계에는 두 가지 경로가 있습니다. 하나는 무어의 법칙에 따라 계속 발전하는 것입니다. 이 경로를 따르는 제품에는 CPU, 메모리, 논리 장치 등이 포함됩니다. 이러한 제품은 전체 시장의 50%를 차지합니다. 다른 하나는 무어의 법칙을 뛰어넘는 More than Moore 루트입니다. 칩 개발은 전력 소비 감소와 성능 향상을 위한 맹목적인 추구에서 시장의 요구를 충족시키기 위한 보다 실용적인 접근 방식으로 전환되었습니다. 이 분야의 제품에는 아날로그/RF 장치, 수동 장치, 전력 관리 장치 등이 포함되며 시장의 나머지 약 50%를 차지합니다.

이 두 가지 경로를 위해 SoC와 SiP라는 두 가지 제품이 탄생했습니다. SoC는 계속해서 내려오는 무어의 법칙의 산물이며, SiP는 무어의 법칙을 넘어서기 위한 중요한 경로이다. 두 제품 모두 칩 레벨에서 시스템의 소형화, 소형화를 가능하게 하는 제품이다.

SoC와 SIP는 둘 다 논리 구성 요소, 메모리 구성 요소, 심지어 수동 구성 요소까지 포함하는 시스템을 단일 장치에 통합한다는 점에서 매우 유사합니다. SoC는 시스템에 필요한 구성 요소를 단일 칩에 통합하는 설계 관점입니다. SiP는 패키징 관점에서 서로 다른 칩을 나란히 또는 적층하는 패키징 방식으로, 서로 다른 기능을 가진 여러 개의 능동 전자 부품과 선택적인 수동 소자뿐만 아니라 MEMS나 광학 소자와 같은 기타 장치를 우선적으로 함께 조립하는 패키징 방식입니다. . , 특정 기능을 구현하는 단일 표준 패키지입니다.

통합 측면에서 일반적으로 SoC는 AP와 같은 로직 시스템만 통합하는 반면, SiP는 AP+모바일 DDR을 통합합니다. 어느 정도는 SIP=SoC+DDR입니다. 앞으로 집적도가 점점 높아질수록 emmc도 SiP에 편입될 가능성이 크다.

패키징 개발 관점에서 볼 때, 전자제품의 부피, 처리 속도, 전기적 특성 등의 요구사항으로 인해 SoC는 미래 전자제품 디자인의 핵심이자 개발 방향으로 자리 잡았습니다. 그러나 최근 몇 년 동안 SoC 생산 비용이 증가하고 기술적인 장애가 자주 발생하면서 SoC 개발은 병목 현상에 직면하게 되었고 SiP 개발은 업계에서 점점 더 많은 관심을 받고 있습니다.

1.2. SiP - 무어의 법칙을 넘어서는 피할 수 없는 선택 경로

무어의 법칙은 칩 성능의 지속적인 개선을 보장합니다. 우리 모두가 알고 있듯이 무어의 법칙은 반도체 산업 발전의 '성경'이다. 실리콘 기반 반도체에서는 18개월마다 트랜지스터의 크기가 절반으로 줄어들고 성능은 두 배로 늘어납니다. 성능 향상과 동시에 비용 절감을 가져오므로 반도체 제조업체는 반도체 형상 크기 감소를 실현할 충분한 동기를 갖게 됩니다. 그 중 프로세서 칩과 메모리 칩은 무어의 법칙을 가장 많이 따르는 두 가지 유형의 칩입니다. Intel을 예로 들면, 각 세대의 제품은 무어의 법칙을 완벽하게 따릅니다. 칩 수준에서 무어의 법칙은 지속적인 성능 향상을 촉진합니다.

PCB 보드는 무어의 법칙을 따르지 않으며 전체 시스템의 성능 향상에 걸림돌이 됩니다. 칩 크기의 지속적인 축소에 따라 PCB 보드는 수년 동안 크게 변하지 않았습니다. 예를 들어, PCB 마더보드의 표준 최소 선폭은 3년 전에는 75mil(약 3um)이었지만 오늘날에도 여전히 64mil이며 거의 개선되지 않았습니다. 결국 PCB는 무어의 법칙을 따르지 않습니다. PCB의 한계로 인해 전체 시스템의 성능 향상에 병목 현상이 발생했습니다. 예를 들어 PCB 트레이스 폭은 변경되지 않았으므로 프로세서와 메모리 사이의 배선 밀도도 동일하게 유지됩니다. 즉, 프로세서와 메모리 패키지의 크기를 변경하지 않고도 프로세서와 메모리 사이의 와이어 수는 크게 변하지 않습니다. 메모리 대역폭은 메모리 인터페이스 비트 폭에 메모리 인터페이스 작동 주파수를 곱한 것과 같습니다. 메모리 출력 비트 폭은 프로세서와 메모리 사이의 연결 수와 같습니다. 지난 XNUMX년 동안 PCB 보드 기술의 한계로 인해 XNUMXbit는 변하지 않았습니다. 따라서 메모리 대역폭을 늘리려면 메모리 인터페이스의 작동 주파수만 늘릴 수 있습니다. 이는 전체 시스템의 성능 향상을 제한합니다.

SIP는 시스템의 족쇄를 푸는 데 있어 승자와 패자입니다. PCB 보드를 캐리어 칩 간의 연결 사이의 캐리어로 사용하는 대신 여러 개의 반도체 칩과 수동 장치를 동일한 칩에 캡슐화하여 시스템 레벨 칩을 형성함으로써 PCB 고유의 결함으로 인한 시스템 성능을 해결할 수 있습니다. 그 자체. 병목 현상이 발생합니다. 프로세서와 메모리 칩을 예로 들면, 시스템 인 패키지의 내부 배선 밀도가 PCB 배선의 밀도보다 훨씬 높을 수 있으므로 PCB 라인의 광대역으로 인해 발생하는 시스템 병목 현상을 해결할 수 있습니다. 예를 들어, 메모리 칩과 프로세서 칩은 관통 구멍을 통해 서로 연결될 수 있으므로 더 이상 PCB 선폭에 의해 제한되지 않으므로 인터페이스 대역폭에서 데이터 대역폭을 향상시킬 수 있습니다.

우리는 SiP가 단순히 칩을 통합하는 것 이상이라고 믿습니다. SiP는 개발 주기가 짧다는 장점도 있습니다. 더 많은 기능; 더 낮은 전력 소비, 더 나은 성능, 더 낮은 비용 가격, 더 작은 크기 및 더 가벼운 무게. 요약은 다음과 같습니다.

SiP 공정 분석

SIP 패키징 공정은 칩과 기판 사이의 연결 방식에 따라 와이어 본딩 패키징과 플립칩 본딩으로 구분된다.

2.1. 와이어 본딩 패키징 공정

와이어 본딩 패키징 공정의 주요 공정은 다음과 같습니다.

웨이퍼 → 웨이퍼 씨닝 → 웨이퍼 커팅 → 다이 본딩 → 와이어 본딩 → 플라즈마 클리닝 → 액상 봉합재 포팅 → 솔더 볼 조립 → 리플로우 솔더링 → 표면 마킹 → 분리 → 최종 검사 → 테스트 → 패키징.

• 웨이퍼 박화

웨이퍼 씨닝(Thinning)이란 웨이퍼 뒷면부터 기계적 또는 화학적 기계적(CMP) 연삭을 통해 웨이퍼를 패키징에 적합한 수준으로 얇게 만드는 것을 말한다. 웨이퍼의 크기가 점점 대형화됨에 따라 웨이퍼의 기계적 강도를 높이고 가공 시 변형 및 균열을 방지하기 위해 두께가 증가하고 있습니다. 그러나 시스템이 가볍고 얇고 짧은 방향으로 발전하면서 칩 패키징 후 모듈의 두께는 점점 얇아지고 있다. 따라서 칩 조립 요구 사항을 충족하려면 패키징하기 전에 웨이퍼의 두께를 허용 가능한 수준으로 줄여야 합니다.

• 웨이퍼 절단

웨이퍼를 얇게 만든 후 다이싱할 수 있습니다. 기존의 다이싱 머신은 수동으로 작동되었지만 현재는 일반 다이싱 머신이 완전 자동화되어 있습니다. 웨이퍼를 부분적으로 스크라이빙하거나 완전히 분할하는 경우 칩이나 크랙이 거의 없이 깔끔한 가장자리를 그리는 톱날이 현재 사용되고 있습니다.

• 다이 부착

다이싱된 칩은 프레임의 중간 패드에 장착됩니다. 패드의 크기는 칩의 크기와 일치해야 합니다. 패드의 크기가 너무 크면 리드 스팬이 너무 커지고 트랜스퍼 성형 공정 중 흐름에 의해 생성된 응력으로 인해 리드가 구부러지고 칩이 변위됩니다. 실장 방법은 연납(Pb-Sn 합금, 특히 Sn을 함유한 합금을 말함), Au-Si 공융 합금 등을 사용하여 기판에 납땜할 수 있습니다. 플라스틱 포장에 가장 일반적으로 사용되는 방법은 고분자 접착제를 사용하는 것입니다. 접착제는 금속 프레임에 붙어 있습니다.

• 와이어 본딩

플라스틱 패키지에 사용되는 리드는 주로 금선이며, 직경은 일반적으로 0.025mm~0.032mm입니다. 리드의 길이는 일반적으로 1.5mm에서 3mm 사이이며 호의 높이는 칩이 위치한 평면보다 0.75mm 더 높을 수 있습니다.

접합 기술에는 열압착 용접, 열음파 용접 등이 포함됩니다. 이러한 기술의 장점은 구형 형성이 용이하고(예: 솔더 볼 기술) 금 와이어 산화를 방지한다는 것입니다. 비용 절감을 위해 금 와이어 본딩을 대체할 알루미늄, 구리, 은, 팔라듐 등 다른 금속 와이어도 연구되고 있습니다. 열압용접의 조건은 두 개의 금속 표면이 밀착되어 있고, 두 개의 금속이 연결될 수 있도록 시간, 온도, 압력을 조절하는 것입니다. 거친 표면(불균일), 산화물 층 형성 또는 화학적 오염, 수분 흡수 등은 접착 효과에 영향을 미치고 접착 강도를 감소시킵니다. 열압착 용접 온도는 300℃~400℃이고 시간은 일반적으로 40ms이다(보통 접합 위치 찾기 등의 절차를 더하면 접합 속도는 초당 20개 와이어). 초음파용접의 장점은 60kHz~350kHz의 초음파 진동을 이용하여 용접에 필요한 에너지를 공급하기 때문에 고온을 피할 수 있어 용접온도를 낮출 수 있다는 점이다. 접합을 위해 열과 초음파 에너지를 동시에 사용하는 것을 열음파 용접이라고 합니다. 열압착 용접과 비교할 때 열음파 용접의 가장 큰 장점은 접합 온도를 250°C에서 약 100°C(어떤 사람들은 150°C~0.4°C의 조건을 사용할 수 있다고 생각함)로 낮추는 것입니다. 알루미늄 패드의 접착 온도. Au-Al 금속간 화합물을 형성하여 회로 매개변수 드리프트를 줄이면서 장치 수명을 연장할 수 있습니다. 와이어 본딩의 개선은 주로 더 얇고 얇은 패키지에 대한 요구로 인해 발생하며 일부 초박형 패키지는 약 200mm에 불과합니다. 따라서 리드 루프(loop)를 일반 300μm~100μm에서 125μm~625μm로 줄여서 리드 장력이 매우 크고 매우 타이트하게 됩니다. 또한 기판의 와이어 패드 주변에는 일반적으로 두 개의 환형 전원/접지 와이어가 있습니다. 본딩 중에 골드 와이어와 단락되는 것을 방지하려면 최소 간격이 XNUMXμm 이상이어야 하며 본딩 와이어의 선형성이 높아야 합니다. 각도와 좋은 호.

• 플라즈마 청소

세정의 중요한 기능 중 하나는 Si 기판에 Au 막을 증착하고 Ar 플라즈마로 탄화수소 및 기타 오염 물질의 표면을 처리하는 등 막의 접착력을 향상시키는 것인데, 이는 Au의 접착력을 크게 향상시킵니다. 플라즈마 처리 후 기판 표면에는 불소를 함유한 회색 물질 층이 남게 되는데, 이는 용액으로 제거할 수 있습니다. 동시 세척은 표면 접착력과 습윤성 향상에도 도움이 됩니다.

• 액체 실런트 포팅

칩 마운트 및 와이어 본딩된 프레임 테이프를 금형에 넣고, 미리 형성된 몰딩 컴파운드 블록을 예열로(예열 온도는 90°C~95°C)에서 가열한 후 트랜스퍼에 넣습니다. 성형기의 이송탱크에서. 트랜스퍼 성형 피스톤의 압력에 따라 성형 화합물이 런너로 압출되고 게이트를 통해 금형 캐비티에 주입됩니다(공정 전반에 걸쳐 금형 온도는 약 170°C ~ 175°C로 유지됩니다). 성형 화합물은 금형 내에서 빠르게 응고되고 일정 기간 동안 압력을 유지한 후 모듈이 특정 경도에 도달한 후 이젝터 핀으로 모듈이 배출되어 성형 공정이 완료됩니다. 대부분의 성형 화합물의 경우, 금형에 몇 분 동안 압력을 가한 후에는 모듈이 배출될 수 있을 만큼 단단해지지만 폴리머의 경화(중합)는 완전히 완료되지 않습니다. 재료의 중합도(경화도)는 재료의 유리전이온도와 열응력에 큰 영향을 미치기 때문에 재료가 완전히 경화되도록 촉진하여 안정된 상태를 달성하는 것이 매우 중요하며 이를 개선하는 것이 매우 중요합니다. 장치의 신뢰성 및 후경화는 성형 화합물을 개선하는 것입니다. 중합 정도에 필요한 공정 단계, 일반적인 후경화 조건은 170℃ ~ 175℃, 2h ~ 4h입니다.

• 액체 실런트 포팅

현재 업계에서 사용되는 볼 장착 방법에는 "솔더 페이스트" + "솔더 볼"과 "플럭스 페이스트" + "솔더 볼"의 두 가지 볼 장착 방법이 있습니다. "솔더 페이스트" + "주석 볼" 장착 방법은 업계 최고의 표준 볼 장착 방법으로 인정받고 있습니다. 이 방법으로 심은 볼은 용접성과 광택이 좋으며 주석 용해 과정에서 솔더볼 오프셋 현상이 발생하지 않습니다. 제어하기가 더 쉽습니다. 구체적인 방법은 먼저 BGA 패드에 솔더 페이스트를 인쇄한 다음 볼 장착 기계나 스크린 인쇄를 사용하여 특정 크기의 솔더 볼을 추가하는 것입니다. 이때 솔더 페이스트의 역할은 주석에 달라붙는 것입니다. 가열할 때 솔더 볼의 접촉 표면이 더 넓어 솔더 볼이 더 빠르고 더 포괄적으로 가열되므로 솔더 볼은 녹은 후 패드와의 납땜성이 향상되고 가상 납땜 가능성이 줄어듭니다.

• 표면 마킹

마킹은 주로 식별 및 추적성을 위해 제조업체 정보, 국가, 장치 코드 등을 포함하여 포장된 모듈의 상단 표면에 인쇄된 지워지지 않고 명확한 문자 및 로고입니다. 코딩 방법에는 여러 가지가 있으며 그 중 가장 일반적으로 사용되는 코딩 방법은 잉크 인쇄와 레이저 인쇄를 포함합니다.

• 별도의

생산 효율성을 높이고 자재를 절약하기 위해 대부분의 SIP 조립 작업은 어레이 조합 형태로 이루어지며, 이는 성형 및 테스트 과정을 마친 후 개별 장치로 구분됩니다. 분할은 톱질이나 스탬핑으로 수행할 수 있습니다. 톱질 공정은 더 유연하며 많은 특수 도구가 필요하지 않습니다. 스탬핑 공정은 생산 효율성이 높고 비용이 저렴하지만 특수 도구를 사용해야 합니다.

2.2. 플립칩 용접 공정

플립칩 공정은 와이어 본딩 공정과 비교하여 다음과 같은 장점이 있습니다.

(1) 플립칩 용접 기술은 와이어 본딩 패드의 중심 거리 제한 문제를 극복합니다.

(2) 칩의 전원/접지 분배 설계에 있어 전자 설계자에게 더 많은 편의성을 제공합니다.

(3) 상호 연결 길이를 줄이고 RC 지연을 줄임으로써 고주파수 및 고전력 장치에 보다 완벽한 신호를 제공합니다.

(4) 우수한 열 성능, 칩 뒷면에 라디에이터를 설치할 수 있습니다.

(5) 높은 신뢰성, 칩 아래 필러의 작용으로 인해 패키지의 피로 수명이 향상됩니다.

(6) 수리가 용이하다.

플립칩 본딩의 공정 흐름은 다음과 같습니다. (와이어 본딩과 동일한 공정은 별도로 설명하지 않습니다.) 웨이퍼 → 패드 재분배 → 웨이퍼 박화, 범프 제작 → 웨이퍼 커팅 → 플립 칩 본딩, 언더필 → 인캡슐레이션 → 어셈블리 솔더 볼 → 리플로우 솔더링→표면 마킹→분리→최종 검사→테스트→포장.

• 패드 재배포

리드 피치를 늘리고 플립칩 본딩 공정의 요구 사항을 충족하려면 칩 리드를 재배치해야 합니다.

• 부딪히다

패드 재분배가 완료된 후 칩의 패드에 범프를 추가해야 합니다. 솔더 범프 제조 기술로는 전기 도금, 무전해 도금, 증발, 볼 배치 및 솔더 페이스트 인쇄 등이 있습니다. 현재 전기 도금 방법이 여전히 가장 널리 사용되며 솔더 페이스트 인쇄 방법이 그 뒤를 따릅니다.

• 플립칩 본딩, 언더필

칩 접합면 전체에 솔더 범프를 그리드 어레이 형태로 배치한 후, 칩을 패키지 기판에 거꾸로 실장하고, 기판 위의 범프와 패드를 통해 전기적 연결을 이루어 교체하는 방식이다. WB와 TAB. 연결 방법. 플립칩 본딩 후 칩과 기판 사이에 에폭시 수지를 충진하면 범프에 가해지는 열적 응력과 기계적 응력을 줄일 수 있으며, 충진하지 않은 경우에 비해 신뢰성을 1~2배 향상시킬 수 있습니다.

SiP - 애플리케이션용

3.1. 주요 적용분야

SiP의 응용 분야는 매우 광범위하며, 주로 무선 통신, 자동차 전자 제품, 의료 전자 제품, 컴퓨터 등에 사용됩니다.

가장 널리 사용되는 무선통신 분야. 무선 통신 분야에서의 SiP 적용은 가장 초기이자 가장 널리 사용되는 분야이기도 합니다. 무선 통신 분야에서는 기능적 전송 효율, 소음, 부피, 무게 및 비용에 대한 요구 사항이 점점 더 높아지고 있으며, 이로 인해 무선 통신은 저비용, 휴대성, 다기능 및 고성능 방향으로 발전하게 되었습니다. SiP는 기존 핵심 자원과 반도체 생산 공정의 장점을 결합해 비용을 절감하고 출시 기간을 단축하는 동시에 공정 호환성, 신호 혼합, 잡음 간섭, 전자기 간섭 등 SOC의 어려움을 극복하는 이상적인 솔루션입니다. 휴대폰의 무선 주파수 전력 증폭기에는 무선 주파수 전력 증폭기, 전력 제어 및 트랜시버 스위치의 기능이 통합되어 있으며 이는 SiP에서 완전히 해결되었습니다.

자동차 전자 장치는 SiP의 중요한 응용 시나리오입니다. 자동차 전자 장치의 SiP 애플리케이션이 점차 증가하고 있습니다. 엔진 제어 장치(ECU)를 예로 들면, ECU는 마이크로프로세서(CPU), 메모리(ROM, RAM), 입출력 인터페이스(I/O), 아날로그-디지털 변환기(A/D)로 구성됩니다. , 대규모 집적 회로 구성뿐만 아니라. 칩의 종류에 따라 프로세스가 다릅니다. 현재 SiP는 칩을 완전한 제어 시스템에 통합하는 데 자주 사용됩니다. 또한, 자동차 ABS(Anti-lock Braking System), 연료 분사 제어 시스템, 에어백 전자 시스템, 스티어링 휠 제어 시스템, 타이어 저압 경보 시스템 및 기타 장치에도 SiP의 사용이 증가하고 있습니다. 또한, SIP 기술은 빠르게 성장하는 차량 내 오피스 시스템과 엔터테인먼트 시스템에도 성공적으로 적용되었습니다.

의료 전자 장치에는 신뢰성과 소형 크기, 기능성과 수명이 결합되어 있어야 합니다. 이 분야의 일반적인 응용 분야는 캡슐 내시경과 같은 이식형 전자 의료 기기입니다. 내시경은 광학렌즈, 영상처리칩, 무선주파수 신호송신기, 안테나, 배터리 등으로 구성된다. 이미지 처리 칩은 디지털 칩이고, 무선 주파수 신호 송신기는 아날로그 칩이며, 안테나는 수동 장치입니다. 이러한 장치를 SiP에 함께 포장하면 성능 및 소형화 요구 사항을 완벽하게 해결할 수 있습니다.

컴퓨터 분야에서 SiP의 적용은 주로 프로세서와 메모리를 함께 통합하는 데서 비롯됩니다. GPU를 예로 들면 일반적으로 그래픽 컴퓨팅 칩과 SDRAM이 포함됩니다. 두 가지 포장 방법은 동일하지 않습니다. 그래픽 컴퓨팅은 SDRAM에 적합하지 않은 표준 플라스틱 볼 어레이 멀티 칩 패키지에 패키지되어 있습니다. 따라서 두 종류의 칩을 별도로 패키징한 후 SiP 형태로 함께 패키징해야 한다.

SiP는 다른 가전제품에도 다양하게 활용됩니다. 여기에는 ISP(이미지 처리 칩), 블루투스 칩 등이 포함됩니다. ISP는 디지털 카메라, 스캐너, 카메라, 장난감 및 기타 전자 제품의 핵심 장치입니다. 광전 변환을 통해 광 신호를 디지털 신호로 변환하고, 이를 통해 이미지 처리, 표시 및 저장을 구현합니다. 이미지 센서는 CCD, CMOS 이미지 센서, 접촉식 이미지 센서, 전하 로딩 장치, 광 다이오드 어레이, 비정질 실리콘 센서 등 다양한 유형의 부품으로 구성됩니다. SiP 기술은 의심할 여지 없이 이상적인 패키징 기술 솔루션입니다.

블루투스 시스템은 일반적으로 무선부, 링크 제어부, 링크 관리 지원부, 메인 단말 인터페이스로 구성된다. SiP 기술은 Bluetooth를 시장의 요구에 맞게 점점 더 작게 만들 수 있으므로 Bluetooth 기술 적용을 적극적으로 촉진할 수 있습니다. SiP는 Bluetooth 무선 기술 기능을 초소형 패키지에 통합하는 데 필요한 모든 구성 요소(라디오, 베이스밴드 프로세서, ROM, 필터 및 기타 개별 구성 요소)를 완성합니다.

전자 제품은 고성능, 소형화, 다양한 품종 및 소량 배치의 특성을 가지고 있습니다. SiP 기술은 전자의 응용 요구 사항을 준수하므로 이 기술 분야에서 광범위한 응용 시장과 개발 전망을 가지고 있습니다. 

3.2.SiP - 스마트폰에 최적화됨

휴대폰의 박형화, 경량화로 인해 SiP 수요가 증가하고 있습니다. 휴대폰은 SiP 패키징 분야에서 가장 큰 시장입니다. 스마트폰이 얇아지고 가벼워지면서 SiP 수요는 자연스럽게 늘어날 것이다. 2011년부터 2015년까지 다양한 브랜드의 휴대폰 두께가 지속적으로 줄어들었습니다. 박형화는 조립된 부품의 두께에 대한 요구 사항이 점점 더 높아지는 것을 의미합니다. iPhone 6s를 예로 들면 PCB의 사용이 크게 줄었고, 많은 칩 부품이 SiP 모듈에 구현될 것입니다. iPhone 8의 경우 SiP를 사용하는 Apple 최초의 휴대폰이 될 수 있습니다. 이는 아이폰8이 더 얇고 가벼워지는 동시에 더 강력한 카메라, 스피커, 배터리 등 다른 기능 모듈을 위한 공간이 더 많아진다는 것을 의미한다.

Apple 제품의 SiP 애플리케이션을 살펴보세요. Apple은 SiP 애플리케이션에 대해 확고하게 낙관적인 회사입니다. Apple은 이전에 Apple Watch에서 SiP 패키징을 사용한 적이 있습니다.

시계 외에도 Apple 휴대폰에 사용되는 SiP의 수도 점차 증가하고 있습니다. 목록에는 터치 칩, 지문 인식 칩, RFPA 등이 있습니다.

터치 칩. Iphone6에는 Broadcom과 TI에서 각각 제공하는 두 개의 터치 칩이 있지만, 6S에서는 두 개를 동일한 패키지에 밀봉하여 SiP 패키지를 구현합니다. 앞으로는 전체 TDDI가 더욱 캡슐화될 예정입니다. iPhone 3s에서는 차세대 6D Touch 기술이 선보였습니다. 터치 감지 감지는 절연 재료 외피를 관통하여 사람의 손가락에 의해 발생하는 전압 변화를 감지하여 사람의 손가락의 터치 동작을 판단하여 다양한 기능을 실현할 수 있습니다. 터치 칩은 접점의 전압 값을 수집하고, 처리 후 이러한 전극 전압 신호를 좌표 신호로 변환하고, 좌표 신호에 따라 해당 기능에 응답하도록 휴대폰을 제어하여 제어 기능을 실현합니다. 3D Touch의 등장으로 터치 모듈의 처리 능력과 성능에 대한 요구 사항이 더욱 높아졌습니다. 구조가 복잡해 터치칩을 SiP로 조립해야 하며, 촉각 피드백 기능으로 조작 편의성을 높였다.

지문인식 역시 SiP 패키지를 사용합니다. 센서와 컨트롤 칩이 함께 패키징돼 있으며, 아이폰5부터 비슷한 기술이 채택됐다.

RFPA 모듈. 휴대폰의 RFPA는 가장 일반적으로 사용되는 SiP 형태입니다. 아이폰6S도 예외는 아니다. iPhone 6S에는 여러 개의 RFPA 칩이 있으며 모두 SiP를 사용합니다.

Apple의 습관에 따르면 모든 성숙한 기술은 다음 세대로 전달됩니다. 우리는 곧 출시될 Apple iPhone 7이 SiP 기술을 더 많이 채택할 것으로 판단하고, 향후 iPhone 7s와 iPhone 8은 더 포괄적이고 SiP 기술을 더 많이 사용할 것이라고 판단합니다. 내부 공간을 압축합니다.

SIP 패키지 양식

SIP 패키징 기술은 다양한 베어 칩이나 모듈을 채택하여 배열하고 조립합니다. 배열을 구분하면 크게 플랫 2D 패키징 구조와 3D 패키징 구조로 나눌 수 있습니다. 2D 패키징에 비해 적층형 3D 패키징 기술을 사용하면 사용되는 웨이퍼나 모듈의 수를 늘릴 수 있어 웨이퍼를 수직 방향으로 배치할 수 있는 레이어 수를 늘리고 SIP 기술의 기능 통합 능력을 더욱 향상시킬 수 있다. 내부 본딩 기술은 단순 와이어 본딩(Wire Bonding), 플립 칩 본딩(Flip Chip) 또는 이 둘을 조합한 것일 수 있습니다.

현재 업계 SIP 설계 유형 및 구조 구분을 통해 SIP는 세 가지 범주로 나눌 수 있습니다.

2D 한 모금

이러한 패키징 방식은 동일한 패키징 기판 위의 패키징 본체에 칩을 2차원 방식으로 하나씩 패키징하는 것입니다.

누적된 SIP

이러한 유형의 패키징은 두 개 이상의 칩 스택을 하나의 패키지에 물리적으로 통합하는 패키지입니다.

3D 한 모금

이러한 유형의 패키징은 2D 패키징을 기반으로 하며 다중 칩, 패키지 칩, 멀티 칩, 심지어 웨이퍼까지 적층되고 상호 연결되어 3차원 패키지를 형성합니다. 이 구조를 적층형 XNUMXD 패키징이라고도 합니다.

또한 2D 및 3D 패키징 구조 외에도 다기능 기판에 구성 요소를 통합하는 방법도 채택할 수 있습니다. 기능 통합의 목적을 달성하기 위해 다양한 구성 요소가 다기능 기판에 내장되어 있습니다. 다양한 내부 본딩 기술과 결합된 다양한 칩 배열을 통해 SIP 패키지는 다양한 조합을 형성할 수 있으며 고객이나 제품의 요구 사항에 따라 맞춤화하거나 유연하게 생산할 수 있습니다.

SIP의 기술적 어려움

SIP의 주류 패키징 형태는 BGA이지만 이것이 전통적인 고급 패키징 기술로 SIP 기술을 마스터했다는 의미는 아닙니다.

회로 설계의 경우 3차원 칩 패키지에는 여러 개의 다이 스택이 있으므로 이러한 복잡한 패키지 설계는 많은 문제를 가져옵니다. 예를 들어 하나의 패키지에 여러 칩을 통합하는 방법, 칩을 적층하는 방법 등이 있습니다. 레이어 기판의 경우 기존 도구를 사용하여 트레이스를 라우팅하기가 어렵습니다. 트레이스 간 간격, 동일한 길이 설계, 차동 쌍 설계와 같은 문제도 있습니다.  

또한 모듈 복잡성이 증가하고 작동 주파수(클럭 주파수 또는 캐리어 주파수)가 증가함에 따라 시스템 설계의 어려움도 계속해서 증가할 것입니다. 필요한 설계 경험 외에도 시스템 성능에 대한 수치 시뮬레이션도 필수적입니다. 디자인링크.