뉴스
뉴스
전자 엔지니어 필수: 컴퓨팅 증폭기의 10가지 클래식 회로
2022-03-17 1425

거의 모든 전자 제품은 연산 증폭기, 연산 증폭기(연산 증폭기라고 함)를 사용해야 합니다. 전체 영어 이름은 OPAM으로 약칭되는 연산 증폭기입니다. 이는 DC 커플링, 차동 모드 입력 및 일반적으로 단일 기능을 갖춘 고이득 전압 증폭기입니다. -종료된 출력. 오늘은 운용에 관한 기본적인 지식을 알려드리겠습니다.

아날로그 전자기술의 모든 책과 강좌를 살펴보면 연산증폭기 회로를 소개할 때 먼저 회로를 정의하는 것에 불과하다. 예를 들어 이것은 비반전 증폭기이고 출력과 입력 사이의 관계를 추론한 다음 반전 증폭기인 Vo=(1+Rf)Vi를 얻고 VO = 0-RF * VI를 얻습니다. 마지막으로, 학생들은 종종 공식을 기억하는 것만으로도 충분하다는 인상을 받습니다! 회로를 조금만 바꾸면 북쪽으로 가는 길을 찾지 못할 거예요! 나는 대학 학위 이상의 전자공학 전공 후보자를 최소 100명 이상 인터뷰했습니다. 결과적으로 제가 제공한 연산증폭기 회로를 완벽하게 분석할 수 있습니다. 후보자가 10명이 넘지 않습니다! 다른 전공도 졸업한 것으로 추정된다.

       오늘은 무적의 비법 2가지를 가르쳐 드리겠습니다. 이 두 가지 요령은 모든 연산 증폭기 회로 교재, 즉 "가상 단락"과 "가상 브레이크"에 명확하게 기록되어 있습니다. 그러나 이를 훌륭하게 활용하려면 기초가 깊지 않으면 안 된다.

        부족함과 불완전함의 개념

        연산증폭기의 전압증폭율은 매우 크기 때문에 범용 연산증폭기의 개방루프 전압증폭율은 80dB 이상이다. 그러나 연산 증폭기의 출력 전압은 일반적으로 10V에서 14V 범위로 제한됩니다. 따라서 연산 증폭기의 차동 모드 입력 전압은 1mV 미만이며 두 입력 단자는 대략 등전위이며 이는 "단락"과 동일합니다. 개방 루프 전압의 증폭 계수가 클수록 두 입력 단자의 전위는 더 가까워집니다. "가상 단락"은 연산 증폭기가 선형 상태에 있을 때 두 입력 단자가 등전위로 간주될 수 있음을 의미합니다. 이 기능을 가상 단락, 또는 단락을 가상 단락이라고 합니다. 분명히 두 개의 입력 단자는 실제로 단락될 수 없습니다. 연산 증폭기의 차동 모드 입력 저항은 매우 크기 때문에 범용 연산 증폭기의 입력 저항은 1mΩ 이상입니다. 따라서 연산 증폭기의 입력 단자에 흐르는 전류는 1uA 미만인 경우가 많으며 이는 입력 단자 외부 회로의 전류보다 훨씬 적습니다. 따라서 연산 증폭기의 두 입력 단자는 일반적으로 개방 회로로 간주될 수 있으며, 입력 저항이 클수록 두 입력 단자는 개방 회로에 가까워집니다. "가상 차단"은 연산 증폭기가 선형 상태에 있을 때 두 입력 단자가 등가 개방 회로로 간주될 수 있음을 의미합니다. 이 기능을 거짓 개방 회로 또는 줄여서 가상 차단이라고 합니다. 분명히 두 개의 입력 터미널은 실제로 연결을 끊을 수 없습니다. 연산 증폭기 회로의 작동 원리를 분석할 때 우선 양방향 증폭, 역 증폭, 가산기, 감산기 및 차동 입력이 무엇인지 일시적으로 잊어 버리고 입출력 관계의 공식을 일시적으로 잊어 버리십시오. 이런 것들은 당신을 혼란스럽게 하고 더 혼란스럽게 만들 뿐입니다. 당분간은 입력 바이어스 전류, 공통 모드 거부율, 오프셋 전압 및 기타 회로 매개변수를 무시하십시오. 이는 디자이너가 고려해야 할 사항입니다. 우리가 이해하는 것은 이상적인 증폭기입니다(사실 유지 관리 및 대부분의 설계 프로세스에서 실제 증폭기를 이상적인 증폭기로 분석하는 데 문제가 없습니다). 좋아, 두 개의 "도끼"("가상 짧은" 및 "가상 파손")를 잡고 "내 기술로 황소를 돕기" 시작하겠습니다.

그림 1에서 보는 바와 같이 연산증폭기의 비반전 단자는 접지=0V이고, 반전 단자와 비반전 단자는 단락되어 역시 0V이다. 반전 입력단자의 입력 저항은 매우 높으며 전류 주입이나 유출이 거의 없습니다. 그러면 R1과 R2는 직렬 연결과 동일하며 직렬 회로의 각 구성 요소에 흐르는 전류는 동일합니다. 즉, R1과 R2에 흐르는 전류는 동일합니다. R1에 흐르는 전류 i1 = (VI-V-)/R1 ... A R2에 흐르는 전류 I2 = (V-VOUT)/R2 ... BV-= V+= 0 ... Ci1 = I2 .. D Vout = (-R2/R1)*Vi는 위의 중학교 대수방정식을 풀어서 구합니다. 이것이 전설적인 리버스 앰프의 입출력 관계입니다.

그림 2에서 Vi와 V-는 허수부 단락이므로 Vi = V- a는 허수부입니다. 역방향 입력단자에는 전류 입출력이 없으며, R1과 R2를 통과하는 전류는 동일하다. 이 전류를 I라 하고 옴의 법칙에 따라 구합니다. I = Vout/(R1+R2) b ViR2의 전압 분할과 동일합니다. 즉, Vi = I*R2 ……c Vout=Vi*(R1+R2)/R2는 abc 공식으로 구합니다. 이것이 전설적인 비반전 증폭기의 공식입니다.

그림 3에서는 허수 단락으로부터 알 수 있습니다. V- = V+ = 0 … a는 허수 브레이크와 키르히호프의 법칙으로 알려져 있으며, R2와 R1을 통과하는 전류의 합은 R3을 통과하는 전류와 동일하므로 (V1– V-)/R1+(V2–V-)/R2 = (V–VOUT)/R3 …… 식 A에 B를 대입하면 식 B는 다음과 같이 된다.

그림 4를 살펴보시기 바랍니다. 가상 브레이크로 인해 연산 증폭기의 비반전 단자에는 전류가 흐르지 않으므로 R1과 R2에 흐르는 전류가 같고, 마찬가지로 R4와 R3에 흐르는 전류는 같습니다. 따라서 (v1–v+)/R1 = (v+-v2)/R2 … A (vout–v-)/R3 = v-/R4 … B는 가상의 단축에서 알 수 있습니다. v+= v-… C R1= R2 및 R3=R4, 그러면 V+= (v1

그림 5는 R1을 통과하는 전류가 R2를 통과하는 전류와 동일하고 마찬가지로 R4를 통과하는 전류가 R3을 통과하는 전류와 동일하므로 (V2–V+)/R1 = V+/R2 … A(V1 –V-)/R4 = (V-VOUT)/R3 … B R1=R2이면 V+= V2/2입니다. 그러면 v-= (vout+v1)/2 ... d는 가상의 짧은 v+= v-...e로부터 알려져 있으므로 Vout=V2-V1입니다. 이것은 전설적인 감산기입니다.

그림 6의 회로에서 역방향 입력 단자의 전압은 동일한 방향 단자의 전압과 같고, R1을 통과하는 전류는 C1을 통과하는 전류와 같습니다. R1을 통한 전류 I = v1/R1이고 C1을 통한 전류 I = c * duc/dt =-c * dvout/dt이므로 Vout=((-1/(R1*C1))∫V1dt의 출력 전압은 다음과 같습니다. 이것은 시간에 따른 입력 전압의 적분에 비례합니다. 이것은 전설적인 적분 회로입니다. V1이 정전압 U라면 위 식은 Vout = -U*t/(R1*C1) t는 시간으로 변환되며, Vout의 출력전압은 0에서 음의 전원전압까지 직선이 된다.

그림 7에서 커패시터 C1과 저항 R2를 통과하는 전류는 동일하고 연산 증폭기의 동일한 단자와 역방향 단자의 전압은 동일합니다. 그러면: Vout = -i * R2 = -(R2*C1)dV1/dt 이것은 차동 회로입니다. V1이 갑자기 추가된 DC 전압인 경우 출력 Vout은 V1과 반대 방향의 펄스에 해당합니다.

그림 8에서 Vx = V1 ……a Vy = V2 ……b는 허수 결함으로 알려져 있습니다. 연산 증폭기의 입력을 통해 전류가 흐르지 않으면 R1, R2 및 R3은 직렬 연결로 간주될 수 있으며 각 저항에 흐르는 전류는 동일합니다. 전류 I = (VX-VY)/R2 ... C는 다음과 같습니다. VO1-VO2 = I * (R1+R2+R3) = (VX-VY) (R1+R2+R3)/R2 ... D는 가상 결함으로 알려져 있으며 R6을 통해 흐르는 전류는 R7을 통해 흐르는 전류와 동일합니다. R6=R7이면 VW = 그러면 vout–vu = vu–vo1이므로 vu = (vout+vo1)/2 … f는 허수 단축으로 알려져 있으며, Vu = Vw … g는 vout = VO2–vo1 of efg … h는 vout = (Vy -Vx입니다. ) (R1+R2+R3)/위 식 (R2+)에서 dh의 R1 이 회로는 전설적인 차동 증폭기 회로입니다.

모든 사람이 더 많이 노출되는 회로를 분석합니다. 많은 컨트롤러는 다양한 테스트 장비로부터 0~20mA 또는 4~20mA 전류를 수용합니다. 회로는 이 전류를 전압으로 변환한 다음 디지털 신호로 변환하기 위해 ADC로 보냅니다. 그림 9는 그러한 전형적인 회로이다. 그림 4와 같이 샘플링 20Ω 저항 R100을 통해~1mA 전류가 흐르고, R0.4에는 2~1V의 전압차가 발생합니다. 연산증폭기의 입력에 전류가 흐르지 않으면 R3과 R5에 흐르는 전류는 같고, R2와 R4에 흐르는 전류는 같다고 가정하면 알 수 있다. 따라서: (V2-VY)/R3 = VY/R5 … A (V1-VX)/R2 = (VX-VOUT)/R4 … B: Vx = Vy … c 전류는 0에서 20 mA까지 다양합니다. 그러면 v1 = v2+(0.4 ~ 2) ... d는 cd 식을 B 식(v2+(0.4 ~ 2)-vy)/R2 = (vy-vout)/R4 ... e에 대입하여 구합니다. R3=R2인 경우 R4=R5이면 Vout =-(0.4 ~ 2)는 EA에 의해 얻어집니다. 공식 f Vout = -(0.88~4.4)V, 즉 4~20mA 전류가 -0.88~-4.4V 전압으로 변환되어 처리를 위해 ADC로 전송될 수 있습니다.

전류는 전압으로 변환될 수 있고, 전압은 전류로 변환될 수도 있습니다. 그림 10은 그러한 회로이다. 그림의 네거티브 피드백은 저항기를 통해 직접 피드백되지 않지만 트랜지스터 Q1의 이미터 접합은 직렬로 연결됩니다. 비교 대상이라고 생각하지 마세요. 증폭기 회로인 한 가상 단락 및 가상 브레이크의 법칙은 여전히 ​​유효합니다!

연산 증폭기의 입력을 통해 전류가 흐르지 않는다는 가정을 통해 알 수 있습니다.,

그러면 (VI–v1)/R2 = (v1–v4)/R6 …
같은 방식으로 (v3–v2)/r5 = v2/R4 … b
v1 = v2 ... c를 가상 단축으로 알 수 있습니다.
R2=R6이고 R4=R5이면 abc 공식에 따라 V3-V4=Vi

위 공식은 R7 양단의 전압이 입력 전압 Vi와 같다면 R7을 통과하는 전류 I = VI/R7이고, 부하 R100 < < 7kΩ이면 RL과 RXNUMX을 통과하는 전류는 기본적으로 동일하다는 것을 보여줍니다.




면책 조항: 이 기사는 "Gu Taiwei"에서 복제되었습니다. 이 글은 작성자의 개인적인 견해일 뿐 Sacco Wei와 업계의 견해를 대변하는 것은 아닙니다. 지적 재산권 보호를 지원하기 위해 재인쇄 및 공유에만 사용됩니다. 재인쇄 시 원본 출처와 작성자를 명시해 주시기 바랍니다. 침해가 있는 경우 당사에 연락하여 삭제하시기 바랍니다.

회사전화: 86-0755
팩스/팩스:+86-0755-83975897
이메일: 1615456225@qq.com
QQ: 3518641314 리 관리자
QQ: 332496225 Qiu 관리자
주소: 심천시 룽화 신구 민즈 애비뉴 809호 Zhantao Technology Building C 블록 1079호

whatsapp

서비스 핫라인

tel: +86 755 83044319

WhatsApp

Whatsapp:+8618073002950