IBM は、この新しい設計に基づくチップは、AMD、ARM、Intel などの企業が製造する現在の 40nm チップに比べて 10% 高いパフォーマンスを実現すると主張しています。

IBMは、サムスンおよびQualcomm、AMDなどのチップ製造を手掛けるGlobal Foundriesと共同で、5nmチップ製造用の新たな極端紫外線（EUV）リソグラフィープロセスを発表しました。この技術革新により、企業は30つのコンピュータチップにXNUMX億個以上のトランジスタを集積することが可能になります。

わずか7年前、IBMはXNUMXnmチップ製造プロセスを発表し、サムスンは早ければ来年にも出荷を開始すると予想されていた。

新しい5nmチップは、「Gate-All-Around」（GAAFET）トランジスタを採用しており、ゲート材料がXNUMX枚の水平シリコンナノシートを包み込んでいます。これは、垂直フィンを採用する一般的なFinFET設計とは対照的です。

IBMはまた、FinFET設計を5nmまでスケーリングすることを検討したが、極薄フィンにおける電流フローの制限により性能限界に遭遇したと述べています。GAAアーキテクチャはいくつかの点でよりシンプルで、3nmまでスケーリング可能と考えられています。

IBMによると、この新設計は、消費電力を増やすことなく、AMD、ARM、Intelの既存の40nmチップと比較して10%の性能向上を実現します。また、性能レベルが変わらなければ、チップの消費電力は75%削減される可能性があります。

IBM の新しいプロセスでは、製造中にナノシートの幅を継続的に調整することも可能になり、単一のチップ設計内で回路の電力とパフォーマンスを微調整できるようになります。

先端半導体分野では、TSMC、サムスン、インテルなどの大手メーカーが研究開発投資を継続的に増やしています。

最近、TSMCは北米テクノロジーシンポジウム14で1.4nmクラスのプロセス2025Aを発表し、2028年上半期までに量産開始を目標としている。この名称と技術は、同じく14nmクラスのプロセスであると主張するIntelの1.4Aと直接競合する。

サムスン電子は、2nm GAAプロセス（SF2）の最新情報を発表しました。開発は順調に進んでおり、特に1nmプロセスの研究開発チームを立ち上げ、2029年の量産開始を目指しています。

インテルは、アリゾナ州の新工場で今年後半にIntel 18Aプロセスの大規模生産を開始する予定です。最初の製品は、モバイルプラットフォーム向けのPanther Lakeクライアントプロセッサで、既にエンジニアリングサンプルの段階にあります。Core Ultra 300シリーズと名付けられたこれらのプロセッサは、Cougar Coveパフォーマンスコア、Xe3 GPUアーキテクチャ、そして次世代NPUユニットを搭載します。

一方、ムーアの法則は徐々に限界に近づいています。チップのプロセスが物理的限界に近づくにつれ、量子トンネル効果や熱管理といった課題が、トランジスタの微細化によるさらなる性能向上を阻害しています。最先端の製造技術の革新に加え、新興技術がコンピューティングの未来を変革しつつあります。

例えば、フォトニクスチップはシリコンベースのフォトニック集積技術を活用し、光信号を介してデータ処理を行い、超低消費電力と高速性といった利点を提供します。光ファイバー通信システムで既に広く利用されており、優れた帯域幅、遅延、電磁干渉耐性を備えています。IBMは光技術に多額の投資を行っており、最近ではデータセンターにおける高帯域幅データ転送に革命をもたらすことを目指し、コパッケージドオプティクス（CPO）用のポリマー導波路（PWG）を実証しました。

量子コンピュータの中核コンポーネントである量子チップは、量子重ね合わせと量子もつれを利用して、かつてない計算速度を実現します。しかし、量子ビットの安定性を維持するためには、ほぼ絶対零度に近い温度といった極端な条件が必要です。

その他のイノベーションとしては、シリコンよりも優れた電気的・熱的性能を約束するカーボンナノチューブチップや、人間の脳のニューロンを模倣し、AIや機械学習のタスクを効率的に実行できるニューロモルフィックチップなどが挙げられます。ムーアの法則は衰退しつつあるかもしれませんが、これらの技術は情報技術の未来を再定義する力を持っています。