현재 IGBT 표면 구조에서는 플래너형과 트렌치형이 동등하게 일치한다고 할 수 있습니다. 많은 독자들이 이 두 용어를 처음 접할 때, 플래너형 IGBT의 전류는 수평으로 흐르고 트렌치 게이트형 IGBT의 전류는 수직으로 흐른다고 오해할 수 있습니다. 사실 이는 오해입니다. 플래너형이든 트렌치형 IGBT이든 전류는 수직으로 흐릅니다. 더욱이, IGBT, MOSFET, 사이리스터, 전력 다이오드 등 우리에게 친숙한 모든 전력 전자 소자는 내전압 요건을 충족하기 위해 전류가 수직으로 흐르도록 설계됩니다. IGBT의 경우, 정공 전류는 후면 컬렉터 전극에서 전면 이미터 전극으로 흐르고, 전자 전류는 이미터에서 나와 표면 반전 채널을 통과하여 후면 컬렉터로 흐릅니다(그림 1 참조).

그림 1. IGBT의 전류 흐름 방향

평면 IGBT에 비해 트렌치 게이트 IGBT는 턴오프 손실을 증가시키지 않고도 온 상태 전압 강하를 크게 줄일 수 있다는 것은 누구나 알고 있습니다. 그렇다면 트렌치 게이트는 어떻게 이를 달성할까요? 세 가지 "비결"이 있습니다. JFET 효과 제거, 채널 밀도 증가, 그리고 표면 근처 캐리어 농도 증가입니다.

JFET 효과 제거

트렌치 게이트 구조와 플래너 게이트 구조의 주요 차이점은 IGBT가 켜질 때 P형 이미터 영역의 반전 채널 방향에 있습니다. 트렌치 게이트 구조에서 반전 채널은 수평이 아닌 수직입니다.

그림 2. 평면 및 트렌치 게이트 IGBT의 반전 채널의 개략도.

평면 게이트 IGBT에서 순방향 전도 시, P-웰과 n-드리프트 영역 사이에 형성된 PN 접합은 약간의 역방향 바이어스 상태에 있습니다. 이로 인해 일정 폭의 공간 전하 영역이 형성되고, 이 영역은 일정 공간을 차지합니다. 결과적으로 전류는 비교적 좁은 공간을 통해서만 흐를 수 있게 되어 전류 경로를 따라 임피던스가 증가합니다.

그림 3. 평면 게이트 IGBT에서의 JFET 효과.

따라서 평면 게이트 IGBT에서는 전자 흐름 방향으로 채널 저항 Rchannel, JFET 저항 RJFET, 그리고 드리프트 영역 저항 Rn-이 존재합니다. 반면, 트렌치 게이트 IGBT에서는 수직 트렌치 구조로 인해 JFET 영역이 없어져 전류 경로를 따라 전체 임피던스가 낮아집니다.

그림 4. 평면형 IGBT와 트렌치 게이트 IGBT의 온 상태 임피던스 비교.

표면 근처 캐리어 농도가 증가합니다.

평면 게이트 IGBT의 경우, 캐리어 농도는 컬렉터에서 에미터로 갈수록 점진적으로 감소합니다. 차세대 IGBT의 설계 목표는 컬렉터와 에미터 사이의 캐리어 농도 분포를 균일하게 유지하는 것이며, 점진적으로 증가시키는 것이 바람직합니다. 이를 통해 테일 전류 및 턴오프 손실에 영향을 미치지 않으면서 전도 손실을 더욱 줄일 수 있습니다. 아래 그림은 세 가지 구조의 IGBT 드리프트 영역에서 캐리어 농도 분포를 보여줍니다. 트렌치 게이트 IGBT의 캐리어 농도가 에미터 영역 근처에서 평면 게이트 IGBT보다 훨씬 높은 것을 알 수 있습니다. 따라서 트렌치 게이트 IGBT에서 적절한 트렌치 폭과 간격을 적용하면 N- 영역 표면 근처의 캐리어 농도를 증가시켜 드리프트 영역 저항 Rn-을 줄일 수 있습니다.

그림 5. IGBT의 캐리어 농도 분포.

채널 밀도 증가

평면 게이트 IGBT에 비해 트렌치 IGBT의 수직 구조는 실리콘 표면에 전도성 채널을 형성하는 데 필요한 면적을 줄여 더욱 컴팩트한 셀 설계를 가능하게 합니다. 즉, 동일한 칩 면적에 더 많은 IGBT 셀을 제작할 수 있어 전도성 채널이 더 넓어지고 채널 저항이 낮아집니다.

트렌치 IGBT의 급속한 성장에도 불구하고, 플래너 게이트 IGBT는 여전히 자리를 지키고 있습니다. 선두주자들은 뒤처지지 않고 있는데, 트렌치 IGBT는 여전히 극복해야 할 몇 가지 과제를 안고 있기 때문입니다.

매끄러운 트렌치 벽을 굴착하는 기술은 어렵습니다. 일반적인 트렌치 게이트 IGBT의 트렌치 폭은 1~2μm에 불과하며, 깊이는 4~5μm, 또는 그 이상이어야 합니다. 트렌치는 산 부식을 이용하여 실리콘 표면에 식각되며, 트렌치 폭과 깊이를 정밀하게 제어하는 ​​것은 매우 어렵습니다. 또한, 고르지 않은 표면은 항복 전압에 영향을 미치고 수율을 저하시킬 수 있으므로 트렌치 벽은 가능한 한 매끄럽고 결함이 없어야 합니다. 트렌치 바닥의 모서리 또한 매우 매끄러워야 합니다. 그렇지 않으면 전계가 이 지점에 집중되어 전압 내구성에 심각한 영향을 미칩니다. 따라서 트렌치 IGBT 기술은 평면 게이트 IGBT 기술보다 훨씬 더 어렵다는 것이 분명합니다.

더 넓은 전도성 채널은 IGBT 단락 시 전류를 증가시킵니다. 앞서 언급했듯이 트렌치 IGBT의 높은 채널 밀도는 채널 저항을 감소시키지만, 그에 따른 단점 중 하나는 단락 전류 증가입니다. 최악의 경우, 단락 전류가 너무 커서 매우 짧은 시간 내에 IGBT를 손상시킬 수 있습니다. IGBT가 최대 10마이크로초(지정된 테스트 조건에서)의 단락을 견딜 수 있도록 하려면 채널 폭과 인접 셀을 매우 신중하게 설계해야 합니다. 예를 들어, 셀 간 거리를 늘려 단결정당 유효 셀 수를 줄이는 것이 좋습니다. 또 다른 방법은 모든 게이트를 공통 게이트에 연결하는 것이 아니라, 일부 셀의 게이트를 이미터와 단락시키는 것입니다. 이 기술을 삽입-병합 셀(insert-merged-cell) 기술이라고 합니다. 이 방법을 사용하면 채널 밀도를 줄여 단락 전류를 줄이고 소자의 단락 성능을 향상시킬 수 있습니다.