作为第三代半导体材料，碳化硅（SiC）在各方面都优于硅基材料。与传统的基于硅半导体材料的功率器件相比，新型碳化硅功率器件具有开关速度快、阻断电压高、高温工作能力强等优点，能够更好地满足未来电力电子技术的发展需求。
上海展鑫电子经过三年的深入研发和不懈努力，已成为国内首家掌握6英寸SiC MOSFET和SBD工艺以及SiC MOSFET驱动芯片的企业。本文将阐述展鑫电子SiC功率器件的可靠性和应用，使用户在使用前安心无忧，使用过程中更加放心，从而打造更优质的产品。  
  1. 上海展鑫电子的SiC MOSFET是否有正负电压应力极限数据？  
展鑫电子的SiC MOSFET栅极电压规格（+20V/-5V）严格按照JEDEC标准认证，确保产品在室温下使用寿命不低于10年。对于超过栅极电压规格的应用，主要需要考虑以下两点。  
首先，栅极本身的寿命模型主要取决于SiO2的TDDB（时间相关介质击穿）模型。已有大量数据表明，在SiC上生长的SiO2介质层的质量与在Si上生长的SiO2相当。因此，从TDDB的角度来看，20V栅极介质能够承受的更高电压以及该电压下的寿命模型与Si的MOSFET和IGBT类似；展鑫电子利用其自主研发的SiC MOSFET来建立SiO2栅极介质工艺和器件寿命模型。  
其次，SiC MOSFET 与 Si MOS 产品（MOSFET 和 IGBT）之间最大的区别和挑战在于正偏压温度不稳定性 (PBTI) 和负偏压温度不稳定性 (NBTI)。施加正偏压后，器件的阈值电压 (Vth) 会升高；施加负偏压后，器件的阈值电压会降低。在 JEDEC 认证条件下，只要在栅极电压规格范围内工作，器件寿命就能得到保证。对于超出栅极电压规格的应用寿命模型，展鑫电子正在搭建设备并进行详细的规划和研究。一般来说，只要正栅极电压不超过 25V，负栅极电压不低于 -10V，占空比较小的脉冲就不会对器件性能造成不可恢复的损害。具体的量化关系和寿命模型将在第一轮研究结束时给出。  
  2. 上海展鑫电子是如何解决SiC MOSFET应用中建立负驱动电压的问题的？这种方法可靠吗？  
展鑫电子开发了业界首款采用8引脚封装、集成负压驱动功能的35V/4A驱动器IVCR1401D/IVCR1401DP。驱动器启动后，NEG输出被拉低至GND，内部电流源快速对负压电容进行充电。负压建立后，NEG引脚释放，内部负压稳压器可将负压调节至-3.5V以保证正常工作。之后，栅极驱动信号NEG在(VCC-3.5V)和-3.5V之间切换。下图展示了负压电容的建立过程。给1μF电容充电大约需要28μs。为了降低负压电容上的纹波，确保负压的建立和驱动可靠稳定，建议使用电容值大于Cg 100倍的X7R电容。我公司已使用该芯片验证了老化测试系统电路。它可以驱动SiC MOSFET，工作条件为1000V/20A/125℃。连续运行1000小时后，仍能稳定可靠地驱动。  
    图1      3. 上海展鑫电子如何解决SiC MOSFET应用中的负电压尖峰问题？负电压尖峰的产生机理是什么？有哪些解决方法？  
与传统的硅功率器件相比，SiC MOSFET 具有更快的开关速度。然而，这种快速瞬态过程使得 SiC MOSFET 的开关性能对回路的寄生参数更加敏感，尤其体现在驱动波形上。下图显示了米勒效应产生的电压尖峰。在 SiC MOSFET 的半桥应用中，下管保持关断状态。当上管关断时，会产生更大的 dv/dt。由于功率回路和驱动回路中的寄生电感，会产生更大的米勒电流。该电流会在驱动电阻 RG 上产生压降，导致 VGS 波形上出现一个负尖峰；类似地，当上管导通时，也会产生更大的 dv/dt。由于回路中存在寄生电感，也会产生更大的米勒电流。该电流会在驱动电阻 RG 上产生压降，导致 VGS 波形上出现一个正尖峰。     图2  
  为了降低驱动器的负压峰值，可以采取以下几种方法：  
1）将一个背靠背MOS管（推荐型号：QS5K2TR）并联到驱动电阻RG上，以减少米勒效应在RG上引起的电压降，从而降低米勒峰值电压，如下图Q1、Q2所示；
  图 3 2) 将驱动芯片尽可能靠近 SiC MOSFET 的栅极放置，以尽可能降低驱动回路中的寄生电感；3) 尽量减小布局中功率回路的面积，并尽量减小功率回路和驱动回路中的共源电感；4) 在条件允许的情况下，使用 TO247-4 封装的 SiC MOSFET，并尽可能使用开尔文驱动，以降低器件引脚引起的寄生电感。  
  4、上海展芯电子如何解决SiC MOSFET应用中的开关振荡问题？  
解决SiC MOSFET振荡问题的关键在于首先解决驱动电路的振荡问题，并防止驱动信号振荡引起的振荡。为了解决驱动回路振荡问题，需要将驱动芯片尽可能靠近SiC MOSFET的栅极，以最大程度地降低寄生电感和振荡。下图展示了两种情况。上图显示了驱动芯片远离SiC MOSFET时的测试波形，下图显示了驱动芯片靠近SiC MOSFET时的测试波形。图中天蓝色波形为Vgs波形，黄色波形为Vds波形。左图中米勒峰值高达19.2V，而右图中米勒峰值仅为4.6V。如此显著的改善主要归功于驱动芯片与SiC MOSFET的距离更近。  
    图4  
接下来，我们将解释一些关于SiC MOSFET布局的注意事项。良好的布局有助于减少振荡。首先，驱动IC应尽可能靠近SiC MOSFET，以确保驱动电路面积尽可能小。其次，高频振荡是由PCB与MOSFET的寄生电感和寄生电容（主要是Coss）之间的振荡引起的。如下图所示，红色虚线表示功率回路的面积，绿色虚线表示驱动回路的面积。这些面积越小，SiC MOSFET开关时的振荡就越小。  
    图5   5. SiC MOSFET驱动器和Si IGBT驱动器有哪些异同？SiC MOSFET能否采用IGBT插件驱动板的方式驱动？  
无法使用。由于使用了驱动板，驱动电路的寄生电感较大，需要使用较大的驱动电阻进行阻尼，这反过来会导致开关速度降低、损耗增加。如果不使用较大的驱动电阻进行阻尼，Vgs波形会产生较大的振荡，进而导致Vds振荡，从而增加开关损耗。此外，较大的寄生电感本身也会增加驱动电路的阻抗，削弱驱动电路的抗米勒效应能力，导致开关速度降低、损耗增加。  
  6. 并联 SiC MOSFET 时应该注意什么？  
为了确保每个SiC MOSFET的驱动电路和主功率电路尽可能对称，驱动芯片输出端到每个SiC MOSFET栅极的距离必须相同。MOSFET需要独立的栅极电阻Rg以提高一致性。如果并联的MOSFET共用一个驱动电阻，则阈值电压最小的MOSFET会首先导通，其他MOSFET的栅极电压Vgs会被钳位在阈值电压，导致只有阈值电压最小的MOSFET导通，而其他MOSFET则不导通。关断过程也是如此。阈值电压最高的MOSFET会首先关断，并且电压会被钳位在阈值电压，直到MOSFET完成关断过程。可以看出，使用同一个驱动电阻来驱动所有MOSFET会在开关瞬间产生较大的动态不均匀电流。因此，需要为每个MOSFET配置独立的Rg，以使每个MOSFET的Vgs解耦，从而增强动态电流分配。静态均流特性主要取决于MOSFET自身参数的一致性。对于直接并联连接的MOSFET，需要仔细选择参数一致的MOSFET。
 
    图6  
  8. SiC MOSFET TO247-4 的寄生电感比 TO247-3 好多少？有哪些具体参数？  
根据科锐（CREE）公布的数据，TO247-4封装的开关损耗仅为TO247-3封装（600V/40A）的30%。由此可见，TO247-4封装的优势非常明显。  
    图7  
TO247-3封装内部的共源电感会降低MOSFET的导通和关断速度，从而增加开关损耗。而TO247-4封装则采用独立的源极驱动引脚，绕过了内部共源电感，避免了其对开关过程的影响，从而达到降低开关损耗的目的。首先，我们来看一下导通过程。在典型的双脉冲实验中，导通是通过开关上管来实现的。我们主要关注上管的Vgs回路。当上管导通时，Q1的Id增大，此时L_SL感应出的电压为正（上）负（下），且其极性与外部驱动电压（正电压）相同，这会导致内部MOSFET芯片上的Vgs电压下降，从而降低MOSFET的导通速度。  
    图8  
接下来，我们来看一下上管的关断过程。Q1 关断，导致 Id 减小。L_SL 感应出的电压顶部为负，底部为正。该电压极性与外部驱动电压（负电压或零电压）相反，会在关断过程中降低内部 MOSFET 芯片上的 Vgs 电压。如果 L_SL 上的电压足够大，甚至会导致内部 MOSFET 芯片上的电压由负变为正，从而导致误导通！因此，L_SL 会减慢关断过程，从而增加关断损耗。  
    图9  
下图采用TO247-4封装。由于具有独立的开尔文源引脚，L_SL上的感应电压不会影响驱动电路，从而提高开关速度并降低开关损耗。  
   

图10

免责声明：本文转载自“INSEMI”。本文仅代表作者个人观点，不代表Sacco Micro及业界立场。转载仅供支持知识产权保护之用，请注明原文出处及作者。如有任何侵权行为，请联系我们删除。

公司电话号码：+86-0755-83044319
传真：+86-0755-83975897
电子邮件：1615456225@qq.com
QQ：3518641314 李经理

QQ：332496225 邱经理

地址：深圳市龙华新区民治大道1079号展涛科技大厦C座809室