Jako materiał półprzewodnikowy trzeciej generacji, SiC charakteryzuje się pod każdym względem lepszymi parametrami niż materiały na bazie krzemu. W porównaniu z tradycyjnymi urządzeniami mocy opartymi na półprzewodnikach krzemowych, nowe urządzenia mocy SiC charakteryzują się dużą szybkością przełączania, wysokim napięciem blokowania i wysoką odpornością na wysokie temperatury, dzięki czemu lepiej spełniają wymagania rozwojowe przyszłej technologii elektroniki mocy.
Shanghai Zhanxin Electronics, po trzech latach dogłębnych badań, rozwoju i ciężkiej pracy, stała się pierwszą firmą w Chinach, która opracowała 6-calowe procesy SiC MOSFET i SBD, a także układy sterujące SiC MOSFET. Niniejszy artykuł wyjaśnia niezawodność i zastosowanie układów mocy SiC firmy Zhanxin Electronics, dzięki czemu użytkownicy mogą być pewni przed użyciem i nie martwić się w trakcie użytkowania, a tym samym tworzyć lepsze produkty.  
  1. Czy tranzystor MOSFET SiC firmy Shanghai Zhanxin Electronics dysponuje danymi na temat dodatnich i ujemnych wartości granicznych naprężenia napięciowego?  
Specyfikacja napięcia bramki tranzystora MOSFET SiC firmy Zhanxin Electronics (+20 V/-5 V) jest ściśle certyfikowana zgodnie z normą JEDEC, co gwarantuje żywotność produktu nie krótszą niż 10 lat w temperaturze pokojowej. W przypadku zastosowań, w których napięcie bramki przekracza specyfikację, należy wziąć pod uwagę dwie główne kwestie.  
Po pierwsze, model żywotności samej bramki jest głównie określany przez model TDDB (Time Dependent Dielectric Breakdown) dla SiO₂. Istnieje już duża ilość danych wskazujących, że jakość warstwy dielektrycznej SiO₂ wytworzonej na SiC jest tak samo dobra, jak w przypadku SiO₂ wytworzonej na Si. Zatem, z perspektywy TDDB, wyższe napięcie, jakie może wytrzymać dielektryk bramki 20 V, oraz model żywotności przy tym napięciu są podobne do tych dla Si. Tranzystory MOSFET i IGBT są takie same; firma Zhanxin Electronics wykorzystuje własny tranzystor MOSFET SiC firmy Zhanxin do opracowania procesu dielektrycznego bramki SiO₂ i modelu żywotności urządzenia.  
Po drugie, największą różnicą i wyzwaniem między produktami SiC MOSFET a Si MOS (MOSFET i IGBT) jest niestabilność PBTI (niestabilność temperaturowa dodatniego napięcia polaryzacji) i NBTI (niestabilność temperaturowa ujemnego napięcia polaryzacji). Vth urządzenia wzrośnie po dodaniu dodatniego napięcia polaryzacji, a Vth urządzenia zmniejszy się po dodaniu ujemnego napięcia polaryzacji. Zgodnie z warunkami certyfikacji JEDEC, żywotność urządzenia można zagwarantować, pracując w granicach specyfikacji napięcia bramki. W przypadku modeli żywotności aplikacji, które przekraczają specyfikację napięcia bramki, Zhanxin Electronics buduje sprzęt oraz prowadzi szczegółowe planowanie i badania. Ogólnie rzecz biorąc, dopóki dodatnie napięcie bramki nie przekracza 25 V, a ujemne napięcie bramki nie spada poniżej -10 V, stosunkowo niewielkie impulsy DutyCycle nie spowodują nieodwracalnego uszkodzenia wydajności urządzenia. Konkretna zależność ilościowa i model żywotności zostaną podane pod koniec pierwszej rundy badań.  
  2. W jaki sposób firma Shanghai Zhanxin Electronics rozwiązuje problem ujemnego napięcia sterującego w aplikacjach MOSFET-ów SiC? Czy to podejście jest niezawodne?  
Firma Zhanxin Electronics opracowała pierwszy w branży sterownik IVCR1401D/IVCR1401DP o napięciu 35 V/4 A w obudowie 8-pinowej ze zintegrowanym sterowaniem napięciem ujemnym. Po uruchomieniu sterownika, wyjście NEG jest podciągane do masy (GND), a wewnętrzne źródło prądu szybko ładuje kondensator o napięciu ujemnym. Po ustabilizowaniu się napięcia ujemnego, pin NEG zostaje zwolniony, a wewnętrzny regulator napięcia ujemnego może dostosować napięcie ujemne do -3.5 V w celu zapewnienia normalnej pracy. Następnie sygnał sterujący bramką NEG przełącza się między (VCC -3.5 V) a -3.5 V. Poniższy rysunek przedstawia proces ustalania napięcia ujemnego kondensatora o napięciu ujemnym. Naładowanie kondensatora o pojemności 1 uF zajmuje około 28 µF. Należy stosować kondensatory X7R o pojemności ponad 100 razy większej od Cg, aby zredukować tętnienia na kondensatorze o napięciu ujemnym, co pozwoli na niezawodne i stabilne ustawienie i sterowanie napięciem ujemnym. Układ testowy starzenia się układu naszej firmy został zweryfikowany przy użyciu tego układu. Może sterować tranzystorem MOSFET SiC w warunkach pracy 1000 V/20 A/125°C. Po 1000 godzinach ciągłej pracy nadal może być sterowany stabilnie i niezawodnie.  
    1      3. W jaki sposób firma Shanghai Zhanxin Electronics rozwiązuje problem ujemnych skoków napięcia w aplikacjach tranzystorów MOSFET SiC? Jaki jest mechanizm generowania ujemnych skoków ciśnienia? Jakie są sposoby radzenia sobie z tym problemem?  
Tranzystor MOSFET SiC charakteryzuje się większą szybkością przełączania niż tradycyjne tranzystory mocy Si. Jednak ten szybki proces przejściowy sprawia, że ​​parametry przełączania tranzystora MOSFET SiC są bardziej wrażliwe na parametry pasożytnicze pętli, szczególnie odzwierciedlone w przebiegu sygnału sterującego. Poniższy rysunek przedstawia skok napięcia generowany przez efekt Millera. W tranzystorze MOSFET SiC w układzie półmostkowym dolna lampa pozostaje wyłączona. Po wyłączeniu górnej lampy generowany jest większy prąd Millera. Ze względu na indukcyjność pasożytniczą w pętli zasilania i pętli sterowania generowany jest większy prąd Millera. Prąd ten generuje spadek napięcia na rezystorze sterującym RG, co powoduje pojawienie się dodatniego skoku na przebiegu VGS. Na przebiegu pojawia się ujemny skok; podobnie, gdy górna lampa jest włączona, generowany jest również większy prąd Millera. Ze względu na indukcyjność pasożytniczą obecną w pętli generowany jest również większy prąd Millera. Prąd ten generuje spadek napięcia na rezystorze sterującym RG, co powoduje pojawienie się dodatniego skoku na przebiegu VGS.     2  
  Aby zredukować skoki ciśnienia ujemnego napędu, istnieje kilka sugestii:  
1) Podłącz tranzystor MOS typu back-to-back (zalecany model: QS5K2TR) równolegle do rezystora sterującego RG, aby zmniejszyć spadek napięcia spowodowany efektem Millera na RG, zmniejszając w ten sposób szczytowe napięcie Millera, jak pokazano na poniższym rysunku Q1, Q2;
  Rysunek 3 2) Umieść układ sterujący jak najbliżej bramki tranzystora MOSFET SiC, aby maksymalnie zmniejszyć indukcyjność pasożytniczą w pętli sterowania; 3) Zminimalizuj obszar pętli zasilania w układzie oraz minimalizuj indukcyjność wspólnego źródła w pętli zasilania i pętli sterowania; 4) Jeśli warunki na to pozwalają, użyj tranzystora MOSFET SiC w obudowie TO247-4 i w jak największym stopniu wykorzystuj sterowanie Kelvina, aby maksymalnie zmniejszyć indukcyjność pasożytniczą wytwarzaną przez piny urządzenia.  
  4. W jaki sposób firma Shanghai Zhanxin Electronics rozwiązuje problem oscylacji przełączających w zastosowaniach tranzystorów MOSFET SiC?  
Najważniejszą rzeczą w przypadku problemu oscylacji MOSFET-u SiC jest najpierw rozwiązanie problemu oscylacji obwodu sterującego i zapobieganie oscylacjom spowodowanym oscylacjami sygnału sterującego. Aby rozwiązać problem oscylacji pętli sterującej, układ sterujący musi być umieszczony jak najbliżej bramki MOSFET-u SiC, aby maksymalnie zredukować indukcyjność pasożytniczą i oscylacje. Poniżej znajdują się dwa rysunki. Górny rysunek przedstawia przebieg testowy, gdy układ sterujący znajduje się daleko od tranzystora MOSFET SiC, a dolny rysunek przedstawia przebieg testowy, gdy jest bliżej. Błękitny przebieg na obu rysunkach to przebieg Vgs, a żółty to przebieg Vds. Na lewym rysunku szczyt Millera wynosi aż 19.2 V, podczas gdy na prawym rysunku szczyt Millera wynosi tylko 4.6 V. Głównym powodem tak dużej poprawy jest to, że układ scalony sterownika znajduje się stosunkowo blisko tranzystora MOSFET SiC.  
    4  
Następnie wyjaśnimy kilka kwestii dotyczących układu tranzystora MOSFET SiC. Prawidłowy układ pomoże zredukować oscylacje. Po pierwsze, układ scalony sterownika powinien znajdować się jak najbliżej tranzystora MOSFET SiC, aby zapewnić jak najmniejszą powierzchnię obwodu sterownika. Po drugie, oscylacje o wysokiej częstotliwości są spowodowane oscylacjami między płytką drukowaną a indukcyjnością i pojemnością rozproszoną (głównie Coss) tranzystora MOSFET. Jak pokazano na poniższym rysunku, czerwona linia przerywana przedstawia obszar pętli zasilania, a zielona linia przerywana przedstawia obszar pętli sterowania. Im mniejsze są te obszary, tym mniejsze oscylacje podczas przełączania tranzystora MOSFET SiC.  
    5   5. Jakie są podobieństwa i różnice między sterownikiem MOSFET SiC a sterownikiem Si IGBT? Czy MOSFET SiC można sterować metodą płytki sterownika IGBT typu plug-in?  
Nie można użyć. Z powodu zastosowania płytki sterującej, indukcyjność pasożytnicza układu sterującego jest stosunkowo duża, co wymaga zastosowania większego rezystora sterującego do tłumienia, co z kolei powoduje spowolnienie prędkości przełączania i wzrost strat. Jeśli większy rezystor sterujący nie zostanie użyty do tłumienia, przebieg Vgs wywoła stosunkowo duże oscylacje, które doprowadzą do oscylacji Vds, zwiększając tym samym straty przełączania. Ponadto, sama stosunkowo duża indukcyjność pasożytnicza zwiększa impedancję układu sterującego, a jego zdolność do przeciwdziałania zjawisku Millera jest osłabiona, co skutkuje wolniejszą prędkością przełączania i większymi stratami.  
  6. Na co należy zwrócić uwagę przy łączeniu równoległym tranzystorów MOSFET SiC?  
Aby zapewnić jak największą symetrię obwodu sterującego każdego tranzystora MOSFET SiC i głównego obwodu zasilania, odległość między wyjściem układu sterującego a bramką każdego tranzystora MOSFET SiC musi być taka sama. Tranzystory MOSFET wymagają oddzielnego rezystora Rg w celu zwiększenia spójności. Jeśli równoległe tranzystory MOSFET współdzielą rezystor sterujący, najpierw zostanie włączony tranzystor MOSFET o najniższym napięciu progowym, a napięcie Vgs pozostałych tranzystorów MOSFET zostanie ograniczone do napięcia progowego, co spowoduje włączenie tylko tranzystora MOSFET o najniższym napięciu progowym, a wszystkie pozostałe lampy nie zostaną włączone. To samo dotyczy procesu wyłączania. Najpierw wyłączany jest tranzystor MOSFET o najwyższym napięciu progowym, a napięcie jest utrzymywane na poziomie napięcia progowego, aż do zakończenia procesu wyłączania tranzystora MOSFET. Można zauważyć, że użycie jednego rezystora sterującego do wysterowania wszystkich tranzystorów MOSFET spowoduje stosunkowo duży, dynamiczny, nierównomierny przepływ prądu w momentach przełączania. W tym celu należy skonfigurować oddzielny rezystor Rg dla każdego tranzystora MOSFET, aby odsprzęgnąć napięcie Vgs każdego z nich i poprawić dynamiczny podział prądu. Statyczny podział prądu uzyskuje się głównie dzięki spójności parametrów samego tranzystora MOSFET. Do bezpośredniego połączenia równoległego tranzystory MOSFET o spójnych parametrach należy starannie dobrać.
 
    6  
  8. O ile lepsza jest indukcyjność pasożytnicza tranzystora MOSFET SiC TO247-4 w porównaniu z TO247-3? Czy są jakieś konkretne parametry?  
Według danych opublikowanych przez CREE, straty przełączania w obudowie TO247-4 wynoszą zaledwie 30% strat przełączania w obudowie TO247-3 (600 V/40 A). Jak widać, zalety obudowy TO247-4 są bardzo oczywiste.  
    7  
Wewnętrzna cewka wspólnego źródła wewnątrz obudowy TO247-3 spowolni prędkość włączania i wyłączania tranzystora MOSFET, zwiększając tym samym straty przełączania. Jednak obudowa TO247-4 ma oddzielne wyprowadzenie źródła do sterowania, omijając w ten sposób wewnętrzną cewkę wspólnego źródła i unikając wpływu wewnętrznej cewki wspólnego źródła na proces przełączania, osiągając w ten sposób cel zmniejszenia strat przełączania. Najpierw przyjrzyjmy się procesowi włączania. W typowym eksperymencie z podwójnym impulsem osiąga się to poprzez włączanie i wyłączanie górnej lampy. Skupiamy się głównie na pętli Vgs górnej lampy. Gdy górna lampa jest włączona, Id tranzystora Q1 wzrasta, a następnie napięcie indukowane przez L_SL jest dodatnie w górę i ujemne w dół, a jego napięcie ma tę samą biegunowość co zewnętrzne napięcie sterujące (napięcie dodatnie), co powoduje spadek napięcia Vgs na wewnętrznym tranzystorze MOSFET-Die, spowalniając w ten sposób proces włączania tranzystora MOSFET.  
    8  
Przyjrzyjmy się teraz procesowi wyłączania górnej lampy. Tranzystor Q1 wyłącza się, powodując spadek napięcia Id. Napięcie indukowane przez L_SL jest ujemne u góry i dodatnie u dołu. Napięcie to ma przeciwną biegunowość do zewnętrznego napięcia sterującego (ujemne lub zerowe), co zmniejsza napięcie Vgs na wewnętrznym tranzystorze MOSFET podczas procesu wyłączania. Jeśli napięcie na L_SL jest wystarczająco wysokie, może nawet spowodować zmianę napięcia na wewnętrznym tranzystorze MOSFET z ujemnego na dodatnie, co prowadzi do błędnego załączenia! Zatem L_SL spowoduje spowolnienie procesu wyłączania, zwiększając tym samym straty mocy.  
    9  
Na poniższym rysunku zastosowano obudowę TO247-4. Dzięki oddzielnemu wyprowadzeniu Kelvin-Source, napięcie indukowane na L_SL nie może wpływać na obwód sterujący, zwiększając tym samym szybkość przełączania i zmniejszając straty przełączania.  
   

Rysunek 10

Zastrzeżenie: Niniejszy artykuł został przedrukowany z „INSEMI”. Artykuł ten przedstawia wyłącznie osobiste poglądy autora i nie reprezentuje poglądów Sacco Micro ani branży. Jest on przeznaczony wyłącznie do przedruku i udostępniania w celu ochrony praw własności intelektualnej. Prosimy o podanie oryginalnego źródła i autora przedruku. W przypadku naruszenia prosimy o kontakt w celu usunięcia.

Numer telefonu firmy: +86-0755-83044319
Faks/FAKS: +86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Menedżer Li

QQ: 332496225 Menedżer Qiu

Adres: Pokój 809, Budynek C, Budynek Technologii Zhantao, nr 1079 Minzhi Avenue, Nowa Dzielnica Longhua, Shenzhen