Como material semicondutor de terceira geração, o SiC apresenta desempenho superior aos materiais à base de silício em todos os aspectos. Comparado aos dispositivos de potência tradicionais baseados em materiais semicondutores de silício, os dispositivos de potência de SiC emergentes têm as vantagens de alta velocidade de comutação, alta tensão de bloqueio e forte capacidade de operação em altas temperaturas, podendo atender melhor aos requisitos de desenvolvimento da futura tecnologia de eletrônica de potência.
Após três anos de pesquisa e desenvolvimento aprofundados e muito trabalho, a Shanghai Zhanxin Electronics tornou-se a primeira empresa na China a dominar os processos de MOSFET de SiC de 6 polegadas e SBD, bem como os chips drivers de MOSFET de SiC. Este artigo explica a confiabilidade e a aplicação dos dispositivos de potência de SiC da Zhanxin Electronics, para que os usuários possam usar os produtos com tranquilidade, garantindo a melhor experiência de uso.  
  1. A Shanghai Zhanxin Electronics possui dados sobre os limites de tensão positiva e negativa suportados pelos MOSFETs de SiC?  
A especificação de tensão de porta do MOSFET de SiC da Zhanxin Electronics (+20V/-5V) é rigorosamente certificada de acordo com a JEDEC, garantindo que a vida útil do produto seja de pelo menos 10 anos em temperatura ambiente. Para aplicações que excedam a especificação de tensão de porta, há duas considerações principais.  
Primeiramente, o modelo de vida útil do próprio gate é determinado principalmente pelo modelo TDDB (Time Dependent Dielectric Breakdown - Ruptura Dielétrica Dependente do Tempo) do SiO2. Já existe uma grande quantidade de dados que demonstram que a qualidade da camada dielétrica de SiO2 crescida sobre SiC é tão boa quanto a do SiO2 crescido sobre Si. Portanto, da perspectiva do TDDB, a tensão mais alta que o dielétrico do gate de 20V pode suportar e o modelo de vida útil nessa tensão são semelhantes aos do Si. MOSFETs e IGBTs são os mesmos; a Zhanxin Electronics está utilizando seu próprio MOSFET de SiC para estabelecer o processo de dielétrico do gate de SiO2 e o modelo de vida útil do dispositivo.  
Em segundo lugar, a maior diferença e desafio entre os MOSFETs de SiC e os produtos MOS de Si (MOSFETs e IGBTs) reside na instabilidade de temperatura com polarização positiva (PBTI) e na instabilidade de temperatura com polarização negativa (NBTI). A tensão de limiar (Vth) do dispositivo aumenta após a aplicação de polarização positiva e diminui após a aplicação de polarização negativa. Sob as condições de certificação JEDEC, a vida útil do dispositivo pode ser garantida operando dentro da especificação de tensão de porta. Para aplicações que excedam a especificação de tensão de porta, a Zhanxin Electronics está desenvolvendo equipamentos e realizando planejamento e pesquisa detalhados. De modo geral, desde que a tensão de porta positiva não exceda 25V e a tensão de porta negativa não caia abaixo de -10V, pulsos relativamente pequenos do ciclo de trabalho não causarão danos irreparáveis ​​ao desempenho do dispositivo. A relação quantitativa específica e o modelo de vida útil serão apresentados ao final da primeira fase da pesquisa.  
  2. Como a Shanghai Zhanxin Electronics resolve o problema de estabelecer uma tensão de acionamento negativa em aplicações de MOSFET de SiC? Essa abordagem é confiável?  
A Zhanxin Electronics desenvolveu o primeiro driver de 35V/4A do mercado, o IVCR1401D/IVCR1401DP, em um encapsulamento de 8 pinos com acionamento de tensão negativa integrado. Após a inicialização do driver, a saída NEG é conectada ao GND e a fonte de corrente interna carrega rapidamente o capacitor de tensão negativa. Uma vez estabelecida a tensão negativa, o pino NEG é liberado e o regulador de tensão negativa interno ajusta a tensão negativa para -3.5V para operação normal. Em seguida, o sinal de acionamento do gate NEG alterna entre (VCC-3.5V) e -3.5V. A figura abaixo ilustra o processo de estabelecimento da tensão negativa no capacitor. São necessários cerca de 28µs para carregar um capacitor de 1µF. Recomenda-se o uso de capacitores X7R com capacitância superior a 100 vezes a capacitância Cg para reduzir a ondulação no capacitor de tensão negativa, garantindo que a tensão negativa seja estabelecida e acionada de forma confiável e estável. O circuito do sistema de teste de envelhecimento da nossa empresa foi verificado utilizando este chip. Ele consegue acionar MOSFETs de SiC sob condições de operação de 1000V/20A/125℃. Após 1000 horas de operação contínua, ele ainda funciona de forma estável e confiável.  
    Fig. 1      3. Como a Shanghai Zhanxin Electronics resolve o problema dos picos de tensão negativa em aplicações de MOSFETs de SiC? Qual é o mecanismo de geração desses picos de tensão negativa? Quais são as maneiras de lidar com eles?  
O MOSFET de SiC possui velocidade de comutação mais rápida do que os dispositivos de potência de silício tradicionais. No entanto, esse rápido processo transiente torna o desempenho de comutação do MOSFET de SiC mais sensível aos parâmetros parasitas do circuito, especialmente refletidos na forma de onda de acionamento. A figura abaixo mostra o pico de tensão produzido pelo efeito Miller. Em uma aplicação de MOSFET de SiC em meia-ponte, o transistor inferior permanece desligado. Quando o transistor superior é desligado, uma maior taxa de variação da tensão (dv/dt) é gerada. Devido à indutância parasita nos circuitos de potência e de acionamento, uma corrente de Miller maior é gerada. Essa corrente gera uma queda de tensão no resistor de acionamento RG, resultando em um pico negativo na forma de onda de VGS; similarmente, quando o transistor superior é ligado, uma maior taxa de variação da tensão (dv/dt) também é gerada. Devido à indutância parasita presente no circuito, uma corrente de Miller maior também é gerada. Essa corrente gera uma queda de tensão no resistor de acionamento RG, resultando em um pico positivo na forma de onda de VGS.     Fig. 2  
  Para reduzir o pico de pressão negativa do inversor, existem algumas sugestões:  
1) Conecte um MOSFET em configuração back-to-back (modelo recomendado: QS5K2TR) em paralelo ao resistor de acionamento RG para reduzir a queda de tensão causada pelo efeito Miller em RG, reduzindo assim a tensão de pico de Miller, conforme mostrado na figura abaixo Q1, Q2;
  Figura 3 2) Posicione o chip driver o mais próximo possível do gate do MOSFET de SiC para reduzir ao máximo a indutância parasita no circuito de acionamento; 3) Minimize a área do circuito de alimentação no layout e minimize a indutância de fonte comum no circuito de alimentação e no circuito de acionamento; 4) Quando as condições permitirem, utilize MOSFETs de SiC encapsulados em TO247-4 e utilize acionamento Kelvin sempre que possível para reduzir a indutância parasita causada pelos pinos do dispositivo.  
  4. Como a Shanghai Zhanxin Electronics resolve o problema de oscilação de comutação em aplicações SiC MOSFET?  
O aspecto mais crítico em relação ao problema de oscilação do MOSFET de SiC é, primeiramente, resolver o problema de oscilação do circuito de acionamento e evitar oscilações causadas pela oscilação do sinal de acionamento. Para solucionar o problema de oscilação do circuito de acionamento, o chip de acionamento precisa ser posicionado o mais próximo possível do gate do MOSFET de SiC, a fim de reduzir ao máximo a indutância parasita e a oscilação. Abaixo, encontram-se duas imagens. A imagem superior mostra a forma de onda do teste quando o chip de acionamento está distante do MOSFET de SiC, e a imagem inferior mostra a forma de onda do teste quando está mais próximo. A forma de onda azul-celeste em ambas as figuras representa a tensão Vgs, e a amarela, a tensão Vds. Na imagem da esquerda, o pico de Miller atinge 19.2 V, enquanto na imagem da direita, o pico de Miller é de apenas 4.6 V. A principal razão para essa grande melhoria é a proximidade do CI de acionamento com o MOSFET de SiC.  
    Fig. 4  
A seguir, explicaremos alguns pontos importantes sobre o layout do MOSFET de SiC. Um bom layout ajudará a reduzir a oscilação. Primeiro, o circuito integrado de acionamento deve estar o mais próximo possível do MOSFET de SiC para garantir que a área do circuito de acionamento seja a menor possível. Segundo, a oscilação de alta frequência é causada pela oscilação entre a placa de circuito impresso e a indutância e capacitância parasitas (principalmente Coss) do MOSFET. Como mostrado na figura abaixo, a linha pontilhada vermelha representa a área do circuito de alimentação e a linha pontilhada verde representa a área do circuito de acionamento. Quanto menores forem essas áreas, menor será a oscilação quando o MOSFET de SiC comutar.  
    Fig. 5   5. Quais são as semelhanças e diferenças entre um driver de MOSFET de SiC e um driver de IGBT de silício? É possível acionar um MOSFET de SiC usando o método de placa driver plug-in para IGBT?  
Não pode ser utilizado. Devido ao uso da placa de acionamento, a indutância parasita do circuito de acionamento é relativamente alta, o que exige um resistor de acionamento maior para amortecimento. Isso, por sua vez, causa uma redução na velocidade de comutação e um aumento nas perdas. Se um resistor de acionamento maior não for utilizado para amortecimento, a forma de onda de Vgs apresentará uma oscilação relativamente grande, que levará à oscilação de Vds, aumentando assim as perdas de comutação. Além disso, a própria indutância parasita relativamente alta aumenta a impedância do circuito de acionamento, enfraquecendo sua capacidade anti-Miller, resultando em uma velocidade de comutação mais lenta e maiores perdas.  
  6. A que devemos prestar atenção ao conectar MOSFETs de SiC em paralelo?  
Para garantir que o circuito de acionamento de cada MOSFET de SiC e o circuito de potência principal sejam o mais simétricos possível, a distância entre a saída do chip de acionamento e o gate de cada MOSFET de SiC precisa ser a mesma. Os MOSFETs requerem um resistor Rg separado para aumentar a consistência. Se MOSFETs em paralelo compartilharem um resistor de acionamento, o MOSFET com a menor tensão de limiar será ativado primeiro, e a tensão Vgs dos outros MOSFETs será limitada à tensão de limiar, resultando na ativação apenas do MOSFET com a menor tensão de limiar, enquanto os demais permanecem desligados. O mesmo ocorre no processo de desligamento. O MOSFET com a maior tensão de limiar é desligado primeiro, e a tensão é limitada à tensão de limiar até que o MOSFET complete o processo de desligamento. Portanto, o uso de um único resistor de acionamento para todos os MOSFETs causa um fluxo de corrente dinâmico e desigual relativamente grande nos instantes de comutação. Para isso, é necessário configurar um resistor Rg separado para cada MOSFET, de modo que a tensão Vgs de cada MOSFET seja desacoplada e o compartilhamento dinâmico de corrente seja aprimorado. As características de compartilhamento estático de corrente são obtidas principalmente pela consistência dos parâmetros do próprio MOSFET. MOSFETs com parâmetros consistentes precisam ser cuidadosamente selecionados para conexão paralela direta.
 
    Fig. 6  
  8. Qual a diferença na indutância parasita do MOSFET de SiC TO247-4 em relação ao TO247-3? Existem parâmetros específicos que a afetam?  
De acordo com dados publicados pela CREE, a perda de comutação do encapsulamento TO247-4 é de apenas 30% da perda de comutação do encapsulamento TO247-3 (600V/40A). Percebe-se, portanto, que as vantagens do encapsulamento TO247-4 são bastante evidentes.  
    Fig. 7  
O indutor de fonte comum interno dentro do encapsulamento TO247-3 diminui a velocidade de ativação e desativação do MOSFET, aumentando assim as perdas de comutação. No entanto, o TO247-4 possui um terminal de fonte separado para acionamento, contornando o indutor de fonte comum interno e evitando seu impacto no processo de comutação, atingindo assim o objetivo de reduzir as perdas de comutação. Primeiramente, vamos analisar o processo de ativação. Em um experimento típico de pulso duplo, isso é obtido ligando e desligando o transistor superior. Nosso foco principal é o laço de tensão Vgs do transistor superior. Quando o transistor superior é ligado, a corrente Id de Q1 aumenta, então a tensão induzida por L_SL torna-se positiva para cima e negativa para baixo, e sua tensão tem a mesma polaridade da tensão de acionamento externa (tensão positiva), o que faz com que a tensão Vgs no chip do MOSFET interno diminua, retardando assim o processo de ativação do MOSFET.  
    Fig. 8  
Em seguida, vamos analisar o processo de desligamento do transistor superior. Q1 desliga, fazendo com que Id diminua. A tensão induzida por L_SL é negativa na parte superior e positiva na parte inferior. Essa tensão tem polaridade oposta à tensão de acionamento externa (tensão negativa ou zero), o que reduzirá a tensão Vgs no MOSFET interno durante o processo de desligamento. Se a tensão em L_SL for suficientemente alta, pode até mesmo fazer com que a tensão no MOSFET interno mude de negativa para positiva, levando a um acionamento incorreto! Portanto, L_SL fará com que o processo de desligamento seja mais lento, aumentando assim a perda de desligamento.  
    Fig. 9  
A figura abaixo utiliza um encapsulamento TO247-4. Como há um terminal de fonte Kelvin separado, a tensão induzida em L_SL não afeta o circuito de acionamento, aumentando assim a velocidade de comutação e reduzindo as perdas de comutação.  
   

Figura 10

Aviso: Este artigo foi reproduzido da "INSEMI". Este artigo representa apenas a opinião pessoal do autor e não representa a opinião da Sacco Micro ou da indústria. Sua reprodução e compartilhamento têm como objetivo apoiar a proteção dos direitos de propriedade intelectual. Ao reproduzir este artigo, por favor, indique a fonte original e o autor. Caso haja alguma violação de direitos autorais, entre em contato conosco para que possamos removê-lo.

Número de telefone da empresa: +86-0755-83044319
Fax: +86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Gerente Li

QQ: 332496225 Gerente Qiu

Endereço: Sala 809, Edifício C, Edifício de Tecnologia Zhantao, nº 1079 Avenida Minzhi, Novo Distrito de Longhua, Shenzhen