Als Halbleitermaterial der dritten Generation weist SiC in jeder Hinsicht überlegene Eigenschaften gegenüber Si-basierten Materialien auf. Verglichen mit herkömmlichen Leistungshalbleitern auf Si-Basis bieten neuartige SiC-Leistungshalbleiter Vorteile wie hohe Schaltgeschwindigkeit, hohe Sperrspannung und hohe Temperaturstabilität und erfüllen somit die Entwicklungsanforderungen zukünftiger Leistungselektroniktechnologien besser.
Nach drei Jahren intensiver Forschung und Entwicklung hat Shanghai Zhanxin Electronics als erstes Unternehmen in China die Fertigung von 6-Zoll-SiC-MOSFETs und SBDs sowie von SiC-MOSFET-Treiberchips perfektioniert. Dieser Artikel erläutert die Zuverlässigkeit und Anwendung der SiC-Leistungshalbleiter von Zhanxin Electronics, damit Anwender vor und während der Nutzung beruhigt sein können und so bessere Produkte entstehen.  
  1. Verfügt Shanghai Zhanxin Electronics über Daten zu den positiven und negativen Spannungsbelastungsgrenzen für ihre SiC-MOSFETs?  
Die Gate-Spannungsspezifikation (+20 V/-5 V) der SiC-MOSFETs von Zhanxin Electronics ist streng nach JEDEC zertifiziert und gewährleistet eine Lebensdauer von mindestens 10 Jahren bei Raumtemperatur. Für Anwendungen, die die Gate-Spannungsspezifikation überschreiten, sind zwei Hauptaspekte zu beachten.  
Zunächst wird das Lebensdauermodell des Gates selbst hauptsächlich durch das TDDB-Modell (zeitabhängiger dielektrischer Durchbruch) von SiO₂ bestimmt. Es liegen bereits zahlreiche Daten vor, die belegen, dass die Qualität der auf SiC gewachsenen SiO₂-Dielektrikumsschicht derjenigen von auf Si gewachsenem SiO₂ entspricht. Daher sind aus TDDB-Sicht die höhere Spannung, der das 20-V-Gate-Dielektrikum standhält, und das Lebensdauermodell bei dieser Spannung vergleichbar mit denen von Si. Dies gilt sowohl für MOSFETs als auch für IGBTs. Zhanxin Electronics verwendet daher eigene SiC-MOSFETs, um den Prozess zur Herstellung des SiO₂-Gate-Dielektrikums und das Lebensdauermodell der Bauelemente zu entwickeln.  
Zweitens besteht der größte Unterschied und die größte Herausforderung zwischen SiC-MOSFETs und Si-MOS-Produkten (MOSFETs und IGBTs) in der PBTI- (Positive Bias Temperature Instability) und NBTI-Instabilität (Negative Bias Temperature Instability). Die Schwellenspannung (Vth) des Bauelements steigt bei Anlegen einer positiven Vorspannung und sinkt bei Anlegen einer negativen Vorspannung. Gemäß den JEDEC-Zertifizierungsbedingungen kann die Lebensdauer des Bauelements durch Betrieb innerhalb der spezifizierten Gate-Spannung gewährleistet werden. Für Anwendungsfälle mit Lebensdauern, die diese Spezifikationen überschreiten, entwickelt Zhanxin Electronics entsprechende Anlagen und führt detaillierte Planungen und Forschungen durch. Generell gilt: Solange die positive Gate-Spannung 25 V nicht überschreitet und die negative Gate-Spannung nicht unter -10 V fällt, verursachen die relativ kleinen Impulse des Tastverhältnisses keine irreparablen Schäden an der Bauelementleistung. Die genauen quantitativen Zusammenhänge und das Lebensdauermodell werden nach Abschluss der ersten Forschungsphase veröffentlicht.  
  2. Wie löst Shanghai Zhanxin Electronics das Problem der Erzeugung einer negativen Ansteuerspannung in SiC-MOSFET-Anwendungen? Ist dieser Ansatz zuverlässig?  
Zhanxin Electronics hat den branchenweit ersten 35V/4A-Treiber IVCR1401D/IVCR1401DP im 8-Pin-Gehäuse mit integrierter negativer Spannungsansteuerung entwickelt. Nach dem Start des Treibers wird der NEG-Ausgang auf Masse (GND) gezogen, und die interne Stromquelle lädt den negativen Spannungskondensator schnell auf. Sobald die negative Spannung aufgebaut ist, wird der NEG-Pin freigegeben, und der interne Spannungsregler stellt die negative Spannung für den normalen Betrieb auf -3.5 V ein. Anschließend schaltet das Gate-Ansteuersignal NEG zwischen (VCC - 3.5 V) und -3.5 V um. Die Abbildung unten zeigt den Aufbau der negativen Spannung am negativen Spannungskondensator. Das Laden eines 1-µF-Kondensators dauert etwa 28 µs. Um die Restwelligkeit des negativen Spannungskondensators zu reduzieren und so einen zuverlässigen und stabilen Aufbau und Betrieb der negativen Spannung zu gewährleisten, sollten X7R-Kondensatoren mit einer Kapazität von mehr als dem 100-Fachen der Cg-Kapazität verwendet werden. Die Schaltung unseres Alterungstestsystems wurde mit diesem Chip erfolgreich verifiziert. Es kann SiC-MOSFETs unter den Betriebsbedingungen 1000 V/20 A/125 °C ansteuern. Auch nach 1000 Stunden Dauerbetrieb arbeitet es noch stabil und zuverlässig.  
    Figur 1      3. Wie löst Shanghai Zhanxin Electronics das Problem negativer Spannungsspitzen in SiC-MOSFET-Anwendungen? Welcher Mechanismus liegt der Entstehung negativer Spannungsspitzen zugrunde? Welche Möglichkeiten gibt es, damit umzugehen?  
SiC-MOSFETs weisen eine höhere Schaltgeschwindigkeit als herkömmliche Si-Leistungshalbleiter auf. Dieser schnelle Einschaltvorgang führt jedoch dazu, dass das Schaltverhalten von SiC-MOSFETs empfindlicher auf parasitäre Parameter der Schleife reagiert, was sich insbesondere in der Ansteuerwellenform widerspiegelt. Die folgende Abbildung zeigt den durch den Miller-Effekt erzeugten Spannungsspitzenwert. In der Halbbrückenschaltung eines SiC-MOSFETs bleibt die untere Röhre gesperrt. Beim Abschalten der oberen Röhre entsteht eine größere Spannungsänderungsrate (dv/dt). Aufgrund der parasitären Induktivität in der Leistungs- und Ansteuerschleife wird ein größerer Miller-Strom erzeugt. Dieser Strom verursacht einen Spannungsabfall am Ansteuerwiderstand RG, wodurch ein negativer Spannungsspitzenwert in der VGS-Wellenform erscheint. Analog dazu entsteht beim Einschalten der oberen Röhre ebenfalls eine größere Spannungsänderungsrate (dv/dt). Aufgrund der parasitären Induktivität in der Schleife wird auch hier ein größerer Miller-Strom erzeugt. Dieser Strom verursacht einen Spannungsabfall am Ansteuerwiderstand RG, was zu einem positiven Spannungsspitzenwert in der VGS-Wellenform führt.     Figur 2  
  Um den negativen Druckanstieg im Antrieb zu reduzieren, gibt es mehrere Vorschläge:  
1) Schließen Sie einen antiparallel geschalteten MOSFET (empfohlenes Modell: QS5K2TR) parallel zum Treiberwiderstand RG an, um den durch den Miller-Effekt verursachten Spannungsabfall an RG zu verringern und dadurch die Miller-Spitzenspannung zu reduzieren, wie in der folgenden Abbildung Q1, Q2 dargestellt;
  Abbildung 3 2) Platzieren Sie den Treiberchip so nah wie möglich am Gate des SiC-MOSFETs, um die parasitäre Induktivität im Treiberkreis so weit wie möglich zu reduzieren; 3) Minimieren Sie die Fläche des Leistungskreises im Layout und minimieren Sie die Source-Induktivität im Leistungskreis und im Treiberkreis; 4) Verwenden Sie nach Möglichkeit einen SiC-MOSFET im TO247-4-Gehäuse und nutzen Sie möglichst eine Kelvin-Ansteuerung, um die durch die Geräteanschlüsse verursachte parasitäre Induktivität zu reduzieren.  
  4. Wie löst Shanghai Zhanxin Electronics das Problem der Schaltschwingungen in SiC-MOSFET-Anwendungen?  
Das wichtigste Problem bei SiC-MOSFET-Oszillationen ist die Behebung der Oszillationen im Treiberschaltkreis, um durch das Treibersignal verursachte Oszillationen zu verhindern. Um die Oszillationen im Treiberschaltkreis zu minimieren, muss der Treiberchip so nah wie möglich am Gate des SiC-MOSFET platziert werden, um parasitäre Induktivitäten und damit verbundene Oszillationen zu reduzieren. Die beiden folgenden Abbildungen zeigen den Testwellenverlauf bei größerem Abstand des Treiberchips zum SiC-MOSFET, die untere Abbildung den Verlauf bei geringerem Abstand. Der hellblaue Kurvenverlauf stellt die Gate-Source-Spannung (Vgs) dar, der gelbe die Drain-Source-Spannung (Vds). Im linken Bild beträgt der Miller-Peak 19.2 V, im rechten Bild hingegen nur 4.6 V. Diese deutliche Verbesserung ist hauptsächlich auf den geringeren Abstand des Treiber-ICs zum SiC-MOSFET zurückzuführen.  
    Figur 4  
Im Folgenden erläutern wir einige wichtige Punkte zum Layout von SiC-MOSFETs. Ein optimales Layout trägt zur Reduzierung von Schwingungen bei. Erstens sollte der Treiber-IC so nah wie möglich am SiC-MOSFET platziert werden, um die Fläche der Treiberschaltung zu minimieren. Zweitens werden hochfrequente Schwingungen durch die Wechselwirkung zwischen der Leiterplatte und der Streuinduktivität sowie der Streukapazität (hauptsächlich Coss) des MOSFETs verursacht. Wie in der Abbildung unten dargestellt, markiert die rote gestrichelte Linie den Bereich der Leistungsschleife und die grüne gestrichelte Linie den Bereich der Ansteuerschleife. Je kleiner diese Bereiche sind, desto geringer sind die Schwingungen beim Schalten des SiC-MOSFETs.  
    Figur 5   5. Welche Gemeinsamkeiten und Unterschiede bestehen zwischen SiC-MOSFET-Treibern und Si-IGBT-Treibern? Kann ein SiC-MOSFET mit der IGBT-Stecktreiberplatinenmethode angesteuert werden?  
Nicht verwendbar. Aufgrund der verwendeten Treiberplatine ist die parasitäre Induktivität des Treiberschaltkreises relativ hoch. Dies erfordert einen größeren Treiberwiderstand zur Dämpfung, was wiederum die Schaltgeschwindigkeit verringert und die Verluste erhöht. Ohne einen größeren Treiberwiderstand zur Dämpfung verursacht die Vgs-Wellenform eine relativ große Oszillation, die zu einer Vds-Oszillation und damit zu erhöhten Schaltverlusten führt. Darüber hinaus erhöht die relativ hohe parasitäre Induktivität selbst die Impedanz des Treiberschaltkreises und schwächt dessen Anti-Miller-Eigenschaften, was ebenfalls zu einer geringeren Schaltgeschwindigkeit und erhöhten Verlusten führt.  
  6. Worauf ist beim Parallelschalten von SiC-MOSFETs zu achten?  
Um eine möglichst symmetrische Ansteuerung der Treiberschaltung jedes SiC-MOSFETs und der Hauptstromschaltung zu gewährleisten, muss der Abstand zwischen dem Ausgang des Treiberchips und dem Gate jedes SiC-MOSFETs identisch sein. MOSFETs benötigen einen separaten Gate-Widerstand (Rg), um die Gleichmäßigkeit zu erhöhen. Teilen sich parallel geschaltete MOSFETs einen Treiberwiderstand, wird der MOSFET mit der niedrigsten Schwellenspannung zuerst eingeschaltet. Die Gate-Spannung (Vgs) der anderen MOSFETs wird auf die Schwellenspannung begrenzt, sodass nur der MOSFET mit der niedrigsten Schwellenspannung eingeschaltet ist und alle anderen Transistoren ausgeschaltet bleiben. Dasselbe gilt für den Ausschaltvorgang. Der MOSFET mit der höchsten Schwellenspannung wird zuerst ausgeschaltet, und die Spannung wird auf der Schwellenspannung begrenzt, bis der MOSFET den Ausschaltvorgang abgeschlossen hat. Die Verwendung eines einzigen Treiberwiderstands für alle MOSFETs führt zu relativ großen, dynamischen und ungleichmäßigen Stromflüssen in den Schaltmomenten. Hierfür muss für jeden MOSFET ein separater Rg-Wert konfiguriert werden, um die Vgs-Werte der einzelnen MOSFETs zu entkoppeln und die dynamische Stromverteilung zu verbessern. Die statische Stromverteilung wird hauptsächlich durch die Parameterkonsistenz der MOSFETs selbst erreicht. Für die direkte Parallelschaltung müssen MOSFETs mit konsistenten Parametern sorgfältig ausgewählt werden.
 
    Figur 6  
  8. Wie viel besser ist die parasitäre Induktivität des SiC-MOSFET TO247-4 im Vergleich zum TO247-3? Gibt es hierfür spezifische Parameter?  
Laut den von CREE veröffentlichten Daten beträgt der Schaltverlust des TO247-4-Gehäuses nur 30 % des Schaltverlusts des TO247-3-Gehäuses (600 V/40 A). Die Vorteile des TO247-4-Gehäuses sind somit deutlich erkennbar.  
    Figur 7  
Die interne Source-Induktivität im TO247-3-Gehäuse verlangsamt die Ein- und Ausschaltgeschwindigkeit des MOSFET und erhöht dadurch die Schaltverluste. Das TO247-4-Gehäuse hingegen verfügt über einen separaten Source-Anschluss, wodurch die interne Source-Induktivität umgangen und deren Einfluss auf den Schaltvorgang vermieden wird. Dies reduziert die Schaltverluste. Betrachten wir zunächst den Einschaltvorgang. In einem typischen Doppelimpuls-Experiment wird dieser durch Ein- und Ausschalten des oberen Röhrenabschnitts realisiert. Wir konzentrieren uns dabei auf den Vgs-Kreislauf des oberen Röhrenabschnitts. Beim Einschalten des oberen Röhrenabschnitts steigt der Id-Wert von Q1 an. Die durch L_SL induzierte Spannung steigt positiv und fällt negativ ab. Ihre Polarität entspricht der externen Ansteuerspannung (positive Spannung), wodurch die Vgs-Spannung am internen MOSFET-Die sinkt und der Einschaltvorgang des MOSFET verlangsamt wird.  
    Figur 8  
Betrachten wir nun den Abschaltvorgang des oberen Teils. Q1 schaltet ab, wodurch Id sinkt. Die durch L_SL induzierte Spannung ist oben negativ und unten positiv. Diese Spannung hat die entgegengesetzte Polarität zur externen Ansteuerspannung (negative Spannung bzw. Nullspannung), was die Spannung Vgs am internen MOSFET-Die während des Abschaltvorgangs reduziert. Ist die Spannung an L_SL hoch genug, kann sie sogar einen Wechsel der Spannung am internen MOSFET-Die von negativ zu positiv bewirken, was ein fälschliches Einschalten zur Folge hat! Daher verlangsamt L_SL den Abschaltvorgang und erhöht somit die Abschaltverluste.  
    Figur 9  
Die Abbildung unten verwendet ein TO247-4-Gehäuse. Da ein separater Kelvin-Source-Anschluss vorhanden ist, kann die induzierte Spannung an L_SL die Treiberschaltung nicht beeinflussen, wodurch die Schaltgeschwindigkeit erhöht und die Schaltverluste reduziert werden.  
   

Figure 10

Haftungsausschluss: Dieser Artikel wurde von „INSEMI“ übernommen. Er gibt ausschließlich die persönliche Meinung des Autors wieder und spiegelt nicht die Ansichten von Sacco Micro oder der Branche wider. Die Weitergabe dient lediglich dem Schutz geistigen Eigentums. Bitte geben Sie bei einer Weiterveröffentlichung die Originalquelle und den Autor an. Sollten Urheberrechte verletzt werden, bitten wir Sie, uns zu kontaktieren, damit wir den entsprechenden Text entfernen können.

Firmentelefonnummer: +86-0755-83044319
Fax: +86-0755-83975897
E-Mail: 1615456225@qq.com
QQ: 3518641314 Manager Li

QQ: 332496225 Manager Qiu

Adresse: Raum 809, Gebäude C, Zhantao Technology Building, Minzhi Avenue 1079, Longhua New District, Shenzhen