3세대 반도체 소재인 SiC는 모든 면에서 Si 기반 소재보다 우수한 성능을 보여줍니다. 기존의 Si 반도체 소재 기반 전력 소자와 비교했을 때, 새롭게 등장하는 SiC 전력 소자는 빠른 스위칭 속도, 높은 차단 전압, 강력한 고온 작동 능력 등의 장점을 지니고 있어 미래 전력 전자 기술의 발전 요구 사항을 더욱 효과적으로 충족할 수 있습니다.
상하이 잔신 전자는 3년간의 심도 있는 연구 개발과 노력 끝에 중국 최초로 6인치 SiC MOSFET 및 SBD 공정은 물론 SiC MOSFET 드라이버 칩 제조 기술을 확보했습니다. 본 기사에서는 잔신 전자의 SiC 전력 소자의 신뢰성과 활용 사례를 설명하여 사용자들이 사용 전 안심하고 사용 중에도 안심할 수 있도록 함으로써 더욱 우수한 제품을 생산할 수 있도록 돕습니다.  
  1. 상하이 잔신 전자의 SiC MOSFET에 대한 양극 및 음극 전압 스트레스 한계 데이터가 있습니까?  
Zhanxin Electronics의 SiC MOSFET 게이트 전압 사양(+20V/-5V)은 JEDEC 표준에 따라 엄격하게 인증되었으며, 상온에서 최소 10년 이상의 제품 수명을 보장합니다. 게이트 전압 사양을 초과하는 응용 분야의 경우, 두 가지 주요 사항을 고려해야 합니다.  
첫째, 게이트 자체의 수명 모델은 주로 SiO2의 TDDB(시간 의존 유전체 파괴) 모델에 의해 결정됩니다. SiC 위에 성장시킨 SiO2 유전체 층의 품질이 Si 위에 성장시킨 SiO2와 동등하다는 것을 보여주는 데이터가 이미 많이 있습니다. 따라서 TDDB 관점에서 볼 때, 20V 게이트 유전체가 견딜 수 있는 더 높은 전압과 이 전압에서의 수명 모델은 Si의 경우와 유사합니다. MOSFET과 IGBT도 마찬가지입니다. Zhanxin Electronics는 Zhanxin 자체의 SiC MOSFET을 사용하여 SiO2 게이트 유전체 공정 및 소자 수명 모델을 구축했습니다.  
둘째, SiC MOSFET과 Si MOS 제품(MOSFET 및 IGBT)의 가장 큰 차이점이자 과제는 PBTI(양의 바이어스 온도 불안정성)와 NBTI(음의 바이어스 온도 불안정성)입니다. 양의 바이어스를 가하면 소자의 Vth가 증가하고, 음의 바이어스를 가하면 Vth가 감소합니다. JEDEC 인증 조건 하에서는 게이트 전압 규격 내에서 동작할 경우 소자의 수명이 보장됩니다. 게이트 전압 규격을 초과하는 응용 분야의 수명 모델에 대해서는 Zhanxin Electronics에서 장비를 구축하고 상세한 계획 및 연구를 진행하고 있습니다. 일반적으로 양의 게이트 전압이 25V를 초과하지 않고 음의 게이트 전압이 -10V 이하로 떨어지지 않는 한, 듀티 사이클의 비교적 작은 펄스는 소자 성능에 돌이킬 수 없는 손상을 일으키지 않습니다. 구체적인 정량적 관계 및 수명 모델은 1차 연구 말미에 제공될 예정입니다.  
  2. 상하이 잔신 전자는 SiC MOSFET 응용 분야에서 음의 구동 전압을 설정하는 문제를 어떻게 해결합니까? 이 접근 방식은 신뢰할 수 있습니까?  
Zhanxin Electronics는 업계 최초로 8핀 패키지에 통합된 네거티브 전압 드라이브 기능을 갖춘 35V/4A 드라이버 IVCR1401D/IVCR1401DP를 개발했습니다. 드라이버가 시작되면 NEG 출력은 ​​GND로 풀다운되고, 내부 전류 소스가 네거티브 전압 커패시터를 빠르게 충전합니다. 네거티브 전압이 설정되면 NEG 핀의 풀다운이 해제되고, 내부 네거티브 전압 레귤레이터가 네거티브 전압을 -3.5V로 조정하여 정상 작동을 가능하게 합니다. 이후 게이트 드라이브 신호 NEG는 (VCC-3.5V)와 -3.5V 사이에서 스위칭됩니다. 아래 그림은 네거티브 전압 커패시터의 네거티브 전압 설정 과정을 보여줍니다. 1uF 커패시터를 충전하는 데 약 28us가 소요됩니다. 네거티브 전압 커패시터의 리플을 줄이고 네거티브 전압을 안정적이고 신뢰할 수 있게 설정 및 구동하기 위해서는 Cg 용량의 100배 이상인 X7R 커패시터를 사용해야 합니다. 당사의 에이징 테스트 시스템 회로는 이 칩을 사용하여 검증되었습니다. 이 제품은 1000V/20A/125℃의 작동 조건에서 SiC MOSFET을 구동할 수 있습니다. 1000시간 연속 작동 후에도 안정적이고 신뢰할 수 있는 구동 성능을 유지합니다.  
    1장      3. 상하이 잔신 전자는 SiC MOSFET 응용 분야에서 발생하는 음전압 스파이크 문제를 어떻게 해결합니까? 음전압 스파이크 발생 메커니즘은 무엇이며, 이를 해결하는 방법은 무엇입니까?  
SiC MOSFET은 기존 Si 전력 소자보다 스위칭 속도가 빠릅니다. 그러나 이러한 빠른 과도 응답 특성으로 인해 SiC MOSFET의 스위칭 성능은 루프의 기생 파라미터, 특히 구동 파형에 미치는 영향에 더욱 민감해집니다. 아래 그림은 밀러 효과로 인해 발생하는 전압 스파이크를 보여줍니다. SiC MOSFET의 하프 브리지 구성에서 하단 튜브는 꺼진 상태를 유지합니다. 상단 튜브가 꺼지면 더 큰 dv/dt가 발생합니다. 전력 루프와 구동 루프의 기생 인덕턴스로 인해 더 큰 밀러 전류가 발생합니다. 이 전류는 구동 저항 RG에 전압 강하를 일으켜 VGS에 음의 스파이크가 나타납니다. 마찬가지로 상단 튜브가 켜지면 더 큰 dv/dt가 발생합니다. 루프에 존재하는 기생 인덕턴스로 인해 더 큰 밀러 전류가 발생합니다. 이 전류는 구동 저항 RG에 전압 강하를 일으켜 VGS 파형에 양의 스파이크가 나타납니다.     2장  
  구동 장치의 음압 급증을 줄이기 위해 다음과 같은 몇 가지 방안이 있습니다.  
1) 아래 그림 Q1, Q2와 같이 구동 저항 RG에 병렬로 백투백 MOS(권장 모델: QS5K2TR)를 연결하여 RG에 대한 밀러 효과로 인한 전압 강하를 줄이고, 이를 통해 밀러 피크 전압을 감소시킵니다.
  그림 3 2) 구동 루프의 기생 인덕턴스를 최대한 줄이기 위해 드라이버 칩을 SiC MOSFET의 게이트에 최대한 가깝게 배치합니다. 3) 레이아웃에서 전력 루프의 면적을 최소화하고, 전력 루프와 구동 루프의 공통 소스 인덕턴스를 최소화합니다. 4) 가능한 경우 TO247-4 패키지의 SiC MOSFET을 사용하고, 디바이스 핀으로 인한 기생 인덕턴스를 줄이기 위해 켈빈 구동 방식을 최대한 활용합니다.  
  4. 상하이 잔신 전자는 SiC MOSFET 응용 분야에서 스위칭 발진 문제를 어떻게 해결합니까?  
SiC MOSFET 발진 문제 해결의 가장 중요한 점은 우선 구동 회로의 발진 문제를 해결하고 구동 신호의 발진으로 인한 발진을 방지하는 것입니다. 구동 루프 발진 문제를 해결하기 위해서는 기생 인덕턴스와 발진을 최대한 줄이기 위해 구동 칩을 SiC MOSFET의 게이트에 최대한 가깝게 배치해야 합니다. 아래 두 그림을 참조하십시오. 위쪽 그림은 구동 칩이 SiC MOSFET에서 멀리 떨어져 있을 때의 테스트 파형을, 아래쪽 그림은 구동 칩이 가까이 있을 때의 테스트 파형을 보여줍니다. 두 그림에서 하늘색 파형은 Vgs 파형이고, 노란색 파형은 Vds 파형입니다. 왼쪽 그림에서는 밀러 피크가 19.2V에 달하는 반면, 오른쪽 그림에서는 4.6V에 불과합니다. 이러한 큰 개선의 주된 이유는 구동 IC가 SiC MOSFET에 상대적으로 가깝기 때문입니다.  
    4장  
다음으로 SiC MOSFET 레이아웃에 대해 몇 가지 유의 사항을 설명하겠습니다. 좋은 레이아웃은 발진을 ​​줄이는 데 도움이 됩니다. 첫째, 드라이버 회로 면적을 최소화하기 위해 드라이버 IC는 SiC MOSFET에 최대한 가깝게 배치해야 합니다. 둘째, 고주파 발진은 PCB와 MOSFET의 기생 인덕턴스 및 기생 커패시턴스(주로 Coss) 사이의 진동으로 인해 발생합니다. 아래 그림에서 빨간색 점선은 전원 루프 영역이고, 녹색 점선은 구동 루프 영역입니다. 이 영역들이 작을수록 SiC MOSFET 스위칭 시 발진이 줄어듭니다.  
    5장   5. SiC MOSFET 드라이버와 Si IGBT 드라이버의 유사점과 차이점은 무엇입니까? SiC MOSFET도 IGBT 플러그인 드라이버 보드 방식을 사용하여 구동할 수 있습니까?  
사용할 수 없습니다. 드라이브 보드를 사용하기 때문에 구동 회로의 기생 인덕턴스가 상대적으로 커서 감쇠를 위해 더 큰 구동 저항이 필요하며, 이는 스위칭 속도를 저하시키고 손실을 증가시킵니다. 감쇠를 위해 더 큰 구동 저항을 사용하지 않으면 Vgs 파형이 상대적으로 크게 진동하여 Vds 진동을 유발하고 스위칭 손실을 증가시킵니다. 또한, 상대적으로 큰 기생 인덕턴스 자체가 구동 회로의 임피던스를 증가시키고 구동 회로의 안티 밀러 능력을 약화시켜 스위칭 속도를 저하시키고 손실을 증가시킵니다.  
  6. SiC MOSFET을 병렬로 연결할 때 무엇에 주의해야 할까요?  
각 SiC MOSFET의 구동 회로와 주 전원 회로의 대칭성을 최대한 확보하기 위해, 드라이버 칩 출력에서 ​​각 SiC MOSFET의 게이트까지의 거리가 동일해야 합니다. MOSFET의 일관성을 높이기 위해서는 각 MOSFET에 별도의 Rg(저항)를 구성해야 합니다. 병렬로 연결된 MOSFET들이 하나의 구동 저항을 공유하는 경우, 문턱 전압이 가장 작은 MOSFET이 먼저 켜지고, 다른 MOSFET들의 Vgs(게이트 전압)는 문턱 전압으로 고정되어 결국 문턱 전압이 가장 작은 MOSFET만 켜지고 나머지는 모두 꺼지게 됩니다. 턴오프 과정에서도 마찬가지입니다. 문턱 전압이 가장 큰 MOSFET이 먼저 꺼지고, MOSFET이 턴오프 과정을 완료할 때까지 전압은 문턱 전압으로 고정됩니다. 따라서 하나의 구동 저항으로 모든 MOSFET을 구동하면 스위칭 순간에 상대적으로 큰 동적 전류 불균형이 발생합니다. 이를 해결하기 위해 각 MOSFET에 별도의 Rg를 구성하여 각 MOSFET의 Vgs를 분리하고 동적 전류 분배 특성을 향상시켜야 합니다. 정적 전류 분배 특성은 주로 MOSFET 자체의 파라미터 일관성에 의해 결정됩니다. 직접 병렬 연결을 위해서는 일관된 파라미터를 가진 MOSFET을 신중하게 선택해야 합니다.
 
    6장  
  8. SiC MOSFET TO247-4의 기생 인덕턴스는 TO247-3보다 얼마나 더 우수한가요? 구체적인 매개변수가 있나요?  
CREE에서 발표한 자료에 따르면 TO247-4 패키지의 스위칭 손실은 TO247-3 패키지의 스위칭 손실(600V/40A)의 30%에 불과합니다. 따라서 TO247-4 패키지의 장점이 매우 분명하게 드러납니다.  
    7장  
TO247-3 패키지 내부에 있는 공통 소스 인덕터는 MOSFET의 턴온 및 턴오프 속도를 저하시켜 스위칭 손실을 증가시킵니다. 그러나 TO247-4는 구동을 위한 별도의 소스 리드를 가지고 있어 내부 공통 소스 인덕터를 우회하고 스위칭 과정에 미치는 영향을 방지함으로써 스위칭 손실을 줄입니다. 먼저 턴온 과정을 살펴보겠습니다. 일반적인 이중 펄스 실험에서는 상단 튜브를 켜고 끄는 방식으로 구현됩니다. 우리는 주로 상단 튜브의 Vgs 루프에 초점을 맞춥니다. 상단 튜브가 켜지면 Q1의 Id가 증가하고, L_SL에 의해 유도되는 전압은 양의 상향 및 음의 하향 전압이 되며, 이 전압은 외부 구동 전압(양의 전압)과 동일한 극성을 가집니다. 이로 인해 MOSFET 다이 내부의 Vgs 전압이 감소하여 MOSFET의 턴온 과정이 느려집니다.  
    8장  
다음으로, 상단 튜브의 턴오프 과정을 살펴보겠습니다. Q1이 꺼지면서 Id가 감소합니다. L_SL에 의해 유도되는 전압은 상단에서는 음수이고 하단에서는 양수입니다. 이 전압은 외부 구동 전압(음수 또는 0V)과 극성이 반대이므로 턴오프 과정 동안 실제 내부 MOSFET 다이의 Vgs 전압을 감소시킵니다. L_SL에 유도되는 전압이 충분히 크면 내부 MOSFET 다이의 전압이 음수에서 양수로 바뀌어 잘못된 턴온이 발생할 수도 있습니다! 따라서 L_SL은 턴오프 과정을 지연시켜 턴오프 손실을 증가시킵니다.  
    9장  
아래 그림은 TO247-4 패키지를 사용합니다. 켈빈 소스 리드가 별도로 존재하기 때문에 L_SL에 유도되는 전압이 구동 회로에 영향을 미치지 않아 스위칭 속도가 향상되고 스위칭 손실이 감소합니다.  
   

그림 10

면책 조항: 본 기사는 "INSEMI"에서 발췌한 내용입니다. 본 기사는 필자의 개인적인 견해일 뿐이며, 사코마이크로 및 업계의 공식적인 입장을 대변하는 것은 아닙니다. 지적 재산권 보호를 위한 목적으로만 재인쇄 및 공유를 허용하며, 재인쇄 시 원문 출처와 필자를 반드시 명시해 주시기 바랍니다. 저작권 침해 사항이 있을 경우 삭제를 위해 당사로 연락 주시기 바랍니다.

회사 전화번호: +86-0755-83044319
팩스: +86-0755-83975897
이메일: 1615456225@qq.com
QQ: 3518641314 리 관리자

QQ: 332496225 Qiu 관리자

주소: 중국 선전시 룽화신구 민즈대로 1079번지 전타오테크놀로지빌딩 C동 809호