מדע שרשרת תעשיית השבבים החזק ביותר, ניתוח מעמיק לשליטה בלתי תלוי בשבבים (1)

עמוד הבית חדשות גולת הכותרת היומית מדע שרשרת תעשיית השבבים החזק ביותר, ניתוח מעמיק לשליטה בלתי תלוי בשבבים (1)

2022-03-17 229

אם מישהו אומר לך, "היי, השבב שהכנתי ניתן לשליטה עצמית ב-100%!" רגע, אל תמהרו לסגוד (להאמין) לו קודם. אנא קרא את המאמר הזה לפני שאתה מדבר. ...

קודם כל, מה זה שליטה עצמית? ההבנה הכי אינטואיטיבית היא שכאשר אחרים "נתקעים", הם לא ייתקעו. תעשיית המעגלים המשולבים מחולקת בדרך כלל לשלושה תחומים: עיצוב שבבים, ייצור שבבים ובדיקת חבילות. ראה את האיור הבא:

אנו מנתחים אותם אחד אחד. עיצוב השבב מנותח בעיקר משלושה היבטים: EDA, IP ועיצוב. ייצור שבבים מנותח בעיקר משלושה היבטים: ציוד, טכנולוגיה וחומרים; אריזות מנותחות מתכנון אריזה, אריזת מוצר ובדיקת שבבים.

עיצוב שבב

איך מתחילים עיצוב שבבים? ראשית, אתה צריך כלים (EDA), ואז אתה יכול להתחיל בעיצוב שבבים בעזרת משאבים קיימים (IP) ורעיונות ותוכניות משלך. כאן ננתח את תכנון השבב מכלי תכנון השבבים EDA, IP ותהליך התכנון של מעגלים משולבים.

1.1 EDA

EDA (Electronic Design Automation) אוטומציה של עיצוב אלקטרוני, מתייחס לרוב לתוכנה המשמשת לתכנון אלקטרוני. מישהו אמר לי פעם, "מה רע ב-EDA? זה לא רק כלי?" כן, זה כלי, אבל בלעדיו, אתה לא יכול לעצב שום דבר! המעגלים המשולבים בקנה מידה גדול של היום יכולים לשלב יותר מ-100 מיליון טרנזיסטורים במילימטר מרובע בגודל של זרעי שומשום, ויש מאות מיליוני רשתות מחברות בין טרנזיסטורים אלו. לשבבי SoC המיינסטרים של היום יש יותר מ-10 מיליארד טרנזיסטורים. אם אין כלי EDA מדויק וחזק, איך אפשר לעצב אותו? EDA הוא כלי חיוני לתכנון שבבים. נכון לעכשיו, Synopsys, Cadence ומנטור (Siemens EDA) תופסים יותר מ-90% נתח שוק. בתכנון של שבבים מתקדמים מתחת ל-10 ננומטר, חלקו מגיע אפילו ל-100%. כלומר, כמעט בלתי אפשרי לפתח שבב מתחת ל-10nm ללא כלי ה-EDA של שלוש החברות הנ"ל. הטבלה הבאה מציגה את כלי ה-EDA המיינסטרים הנוכחיים בעיצוב שבבים:

תכנון שבבים מחולק לתכנון, סימולציה ואימות, וכלי ה-EDA המתאימים מחולקים לכלי תכנון, כלי סימולציה וכלי אימות. כלי התכנון פותר את בעיית בניית המודל, כלומר מ-0 ל-1 (מאפס), ואילו כלי ההדמיה והאימות פותר את בעיית אישור המודל, כלומר האם 1 הוא 1 או 0.9 או 1.1. לכן, מנקודת המבט של פיתוח EDA, קשה יותר לפתח כלי עיצוב. בנוסף, ככל שקנה המידה העיצובי גדול יותר, כך הדרישות של צמתי תהליך גבוהות יותר, וקשה יותר לפתח כלי EDA. נכון לעכשיו, כלי EDA מקומיים השיגו כמה הישגים בכלים מסוימים של נקודות אימות סימולציה, ויש להם גם את הכלים של תהליך מלא בתכנון מעגלים אנלוגיים. עם זאת, עדיין קיים פער גדול בינם לבין שלושת היצרנים הגדולים בתכנון מעגלים משולבים בקנה מידה גדול, במיוחד בתהליך התכנון של שבבים דיגיטליים מתקדמים.

1.2 IP

IP (קניין אינטליגנטי) מייצג את המשמעות של זכויות קניין רוחני. בתעשייה, זה מתייחס למודול מוגדר מראש, מאומת, לשימוש חוזר שיכול להשלים פונקציה ספציפית. IP היא היחידה הבסיסית של LSI, וניתן אפילו לומר ש-SoC היא טכנולוגיית ריבוי המבוססת על ליבת IP. באופן כללי, IP מחולק לליבה קשה, ליבה רכה וליבה מוצקה. בדרך כלל, ליבת IP קשיחה מופתה לתהליך ספציפי, אשר אומת על ידי ייצור שבבים. יש לו מאפיינים של שטח וביצועים צפויים, אבל הוא פחות גמיש. ליבת IP מוגשת ב-HDL, שהוא גמיש, אך בלתי צפוי בביצועים. ליבת IP מייעלת את הביצועים והשטח שלה באמצעות פריסה או ספריית תהליכים כללית, שהיא יותר גמישה וצפויה מליבה קשה וליבה רכה, ומהווה פשרה בין ליבה קשה לליבה רכה.

הטבלה הבאה מציגה את 10 ספקי ה-IP המובילים בעולם כיום. ניתן לראות שלסין יש שני פיינליסטים ב-10 הראשונים, אך נתח השוק המשולב של שתי החברות הוא רק 3%, בעוד ש-ARM לבדה מהווה יותר מ-40% מנתח השוק, בעוד שחברות אמריקאיות תופסות 30% מהשוק. את נתח השוק. אם ARM תירכש על ידי Nvidia, שוק ה-IP יהיה בעצם העולם של ארצות הברית. בנוסף, אנו מוצאים גם ש-Synopsys ו-Cadence, שתי חברות ה-EDA הגדולות בעולם, תופסות גם את התפקיד השני והשלישי בתחום ה-IP.

האיור הבא מציג את סוגי ה-IP, שבהם המעבד מהווה 51%, ה-IP של ממשק מהווה 22.1%, המחלקה הדיגיטלית מהווה 8.1% ואחרים - 18.8%. ARM, מחלקת המעבדים, היא היחידה. Synopsys היא המובילה בתעשייה בתחום ה-IP של ממשק.

1.3מחזור עיצוב

ניתן לחלק את זרימת עיצוב השבבים לזרימת עיצוב IC דיגיטלית וזרימת עיצוב IC אנלוגי.תהליך עיצוב IC דיגיטלי: הגדרת שבב → עיצוב לוגי → סינתזה לוגית → עיצוב פיזי → אימות פיזי → מסירת פריסה.מפרט שבב מתייחס ליצירת אינדקס התפקוד והביצועים של השבב בהתאם לדרישות, והשלמת מסמך מפרט התכנון.עיצוב לוגי מתייחס למימוש של עיצוב לוגי ברמת RTL (Register-Transfer Level) בהתבסס על שפת תיאור החומרה, והפונקציה הנכונה מאומתת על ידי אימות לוגי או אימות פורמלי.סינתזת לוגיקה מתייחסת להפיכת RTL ל-netlist ברמת שער עם יעד ספציפי, ולאופטימיזציה של השהיית Netlist, שטח וצריכת חשמל.עיצוב פיזי מתייחס לתהליך של סידור וחיווט ה-netlist ברמת השער לפי אילוצים ולבסוף יצירת הפריסה, הכוללת גם: ייבוא נתונים → תכנון פריסה → פריסת יחידה → סינתזת עצי שעון → חיווט.

ייבוא נתונים הוא קובץ הסקריפט שמנחה את ה-netlist המשולב ואת אילוצי התזמון, ואת קובץ הספרייה שסופק על ידי בית היציקה.
פריסה מתייחסת לתהליך תכנון המיקומים של יחידות קלט/פלט, יחידות מאקרו ומודולים עיקריים אחרים בשבב.
פריסת תאים היא תהליך של הצבה אוטומטית של תאים סטנדרטיים בהתאם לאילוצי רשת ותזמון.
סינתזת עץ השעון מתייחסת לתהליך של הכנסת חיץ שעון, יצירת רשת שעונים ומזעור עיכוב וסטיית השעון.חיווט מתייחס לתהליך של חיבור אוטומטי של כל יחידה בהתאם ליחסי המעגל בתנאי האילוץ של מספר שכבות החיווט, רוחב השורות ומרווח השורות.

אימות פיזי כולל בדרך כלל בדיקת כלל עיצוב פריסה (DRC), בדיקת עקביות דיאגרמה סכמטית של פריסה (LVS) ובדיקת כללים חשמליים (ERC).

Tape Out מתייחס להעברת קבצי פריסה לבית היציקה כדי ליצור דפוסי מסכה ולייצר שבבים בהנחה שכל הבדיקות והאימותים נכונים.תהליך עיצוב IC אנלוגי: הגדרת שבב → עיצוב מעגל → עיצוב פריסה → אימות פריסה → מסירת פריסה.

ביניהם, הגדרת שבבים ומסירת פריסה זהים למעגלים דיגיטליים, בעוד ש-IC אנלוגי שונה בעיצוב מעגלים, עיצוב פריסה, אימות פריסה ומעגלים דיגיטליים.תכנון מעגל אנלוגי מתייחס לתכנון של מבנה מעגל אנלוגי ברמת טרנזיסטור בהתאם לדרישות המערכת, והתפקוד והביצועים של המעגל מאומתים על ידי SPICE וכלי סימולציה אחרים.

עיצוב פריסה אנלוגית הוא לצייר את גיאומטריית הפריסה המתאימה לתרשים המעגל בהתאם לכללי התכנון, ולדמות את הפונקציה והביצועים של הפריסה.

אימות פריסה אנלוגי הוא לאמת את כללי התהליך, הכללים החשמליים ובדיקת העקביות של דיאגרמת מעגל הפריסה.הנה, בואו נעשה סיכום פשוט:

תכנון שבבים: בתמיכה של כלי EDA, כל תהליך תכנון השבבים הושלם על ידי רכישת הרשאת IP+מחקר ופיתוח עצמאי (פיתוח שיתופי) IP ומעקב אחר תהליך הדמיה ואימות קפדני של תכנון מעגלים משולבים. בתהליך זה, EDA, IP ותהליך עיצוב קפדני הם הכרחיים.

כיום, בין שלושת האלמנטים הללו, תהליך העיצוב הוא הראשון שיכול לממש שליטה עצמית.הטבלה הבאה מפרטת את 10 חברות עיצוב השבבים המובילות בעולם לעיונך.

ייצור שבבים

כיום, ייצור שבבים הוא התעשייה עם הסף הגבוה ביותר בתעשיית המעגלים המשולבים. כיצד אתה מסתכל על הסף? ככל שההשקעה גבוהה יותר, כך פחות שחקנים, כך הסף גבוה יותר. כיום, רק TSMC, SAMSUNG ואינטל נותרו בייצור שבבים מתקדמים. להלן, אנו מנתחים את ייצור השבבים משלושה היבטים: ציוד, טכנולוגיה וחומרים, ומחפשים את הפער בינינו לבין טכנולוגיית ייצור מתקדמת.

2.1 ציוד

לייצור השבב צריך יותר מ-2,000 תהליכים טכנולוגיים כדי להשלים, וכל שלב תלוי בציוד ספציפי כדי להשיג אותו.ישנם שלושה תהליכי מפתח בייצור שבבים: פוטוליטוגרפיה, תחריט ותצהיר. שלושת התהליכים העיקריים מופצים שוב ושוב בתהליך הייצור, ולבסוף מיוצרים שבבים מוסמכים.שלושה ציוד מפתח משמשים בשלושת תהליכי המפתח, כלומר, יישור מסכות, מכונת תחריט וציוד להנחת סרט דק. שלושה ציוד מרכזי מהווים כ-22%, 22% ו-20% מכלל ההשקעה בציוד, והם שלושת ציוד המוליכים למחצה עם השיעור הגבוה ביותר.

קח את מכונת יישור המסכות ומכונת התחריט האופייניים ביותר כדוגמאות כדי להציג ולנתח את יכולת השליטה העצמית.

מכונת תחריט פוטו

העיקרון של Mask aligner הוא למעשה כמו מקרן שקופיות, כלומר, האור מוקרן על רקיק מצופה פוטו-רזיסט דרך מסכה (המכונה גם מסכה) עם דיאגרמת מעגלים. בסוף שנות ה-1960, ניקון וקנון היפניות החלו להיכנס לתחום הזה, ויישור המסכות לא היה הרבה יותר מסובך ממצלמות באותה תקופה.

EVU mask aligner EUV extreme ultraviolet lithography (Extreme Ultra-Violet) היא טכנולוגיית ליתוגרפיה מהדור החדש המשתמשת באורך גל אולטרה סגול קיצוני (EUV), עם אורך גל של 13.5 ננומטר. מכיוון שדיוק הליטוגרפיה הוא מספר ננומטרים, EUV דורש ריכוז אור גבוה במיוחד, אשר שווה ערך להחזקת פנס כדי להאיר את כתם הירח ללא יותר ממטבע אחד. המראה ההשתקפות נדרש להיות באורך 30 ס"מ עם תנודות של פחות מ-0.3 ננומטר, אשר שווה ערך לתנודה של מסילת הרכבת מבייג'ין לשנגחאי של פחות מ-1 מ"מ. יישור מסכות EUV שוקל 180 טון, יש לו יותר מ-100,000 חלקים, זקוק ל-40 מכולות להובלה, ולוקח יותר משנה אחת כדי להתקין וניפוי באגים. בשנת 2000, ניקון היפנית הייתה המובילה ביישור מסכות, ועד שנת 2009, ASML הייתה רחוקה עם נתח שוק של כמעט 70%. נכון לעכשיו, רק ASML יכול לספק את מיישר המסכות המתקדם ביותר. בבית, ל-Shanghai Microelectronics (SMEE) יש כבר מיישר מסכות ברזולוציה של 90nm, ומיישר מסכות חדש נמצא בפיתוח.

כתב ויתור: מאמר זה משוחזר מתוך "האנקטים של קונפוציוס". מאמר זה מייצג רק את דעותיו האישיות של המחבר, ואינו מייצג את דעותיהם של Sacco Micro והתעשייה. זה מיועד רק להדפסה מחדש ולשיתוף כדי לתמוך בהגנה על זכויות קניין רוחני. אנא ציינו את המקור והמחבר המקורי בעת ההדפסה מחדש. אם יש הפרה כלשהי, אנא צור איתנו קשר כדי למחוק אותה.

טל' חברה: +86-0755-83044319
פקס/פקס:+86-0755-83975897
דוא"ל: 1615456225@qq.com
QQ: 3518641314 מנהל לי
QQ: 332496225 מנהל Qiu
כתובת: חדר 809, בלוק C, בניין Zhantao Technology, מס' 1079 Minzhi Avenue, Longhua New District, שנזן

מדלפקי הואקיאנגביי לפלטפורמות קמעונאות מקוונות: קווי דמיון ושוני בין פלטפורמות רכש רכיבים אלקטרוניים למודל הואקיאנגביי

הַבָּא

ראיון עם ג'ודי ליו מ-Slkor: זכייה בשלושה פרסי מכירות חדשים בזכות שמירה על פשטות