A ciência da cadeia da indústria de chips mais forte, análise aprofundada controlável independente de chip (1)

Início Notícias Destaque diário A ciência da cadeia da indústria de chips mais forte, análise aprofundada controlável independente de chip (1)

2022-03-17 229

Se alguém lhe disser: “Ei, o chip que fiz é 100% autocontrolável!” Espere, não tenha pressa em adorá-lo (acreditar) nele primeiro. Por favor, leia este artigo antes de falar. ...

Em primeiro lugar, o que é autocontrolável? A compreensão mais intuitiva é que quando os outros “ficarem presos”, eles não ficarão presos. A indústria de circuitos integrados é geralmente dividida em três campos: design de chips, fabricação de chips e testes de pacotes. Veja a figura a seguir:

Nós os analisamos um por um. O design do chip é analisado principalmente sob três aspectos: EDA, IP e design. A fabricação de chips é analisada principalmente sob três aspectos: equipamentos, tecnologia e materiais; A embalagem é analisada a partir do design da embalagem, embalagem do produto e teste de chips.

Design de chip

Como iniciar um design de chip? Primeiro, você precisa de ferramentas (EDA), depois pode iniciar o design do chip com a ajuda dos recursos existentes (IP) e de suas próprias ideias e planos. Aqui, analisaremos o design de chips a partir das ferramentas de design de chips EDA, IP e o processo de design de circuitos integrados.

1.1 EDA

EDA (Electronic Design Automation) Automação de projeto eletrônico, geralmente se refere ao software usado para projeto eletrônico. Certa vez, alguém me disse: "O que há de errado com a EDA? Não é apenas uma ferramenta?" Sim, é uma ferramenta, mas sem ela não se pode projetar nada! Os circuitos integrados de grande escala atuais podem integrar mais de 100 milhões de transistores em um milímetro quadrado do tamanho de sementes de gergelim, e há centenas de milhões de redes de conexão entre esses transistores. Os principais chips SoC de hoje têm mais de 10 bilhões de transistores. Se não existe uma ferramenta EDA precisa e poderosa, como ela pode ser projetada? EDA é uma ferramenta essencial para design de chips. Atualmente, Synopsys, Cadence e Mentor (Siemens EDA) ocupam mais de 90% do mercado. No design de chips de última geração abaixo de 10 nanômetros, sua participação chega a 100%. Ou seja, é quase impossível desenvolver um chip abaixo de 10nm sem as ferramentas EDA das três empresas acima. A tabela a seguir mostra as principais ferramentas EDA atuais no design de chips:

O design do chip é dividido em design, simulação e verificação, e as ferramentas EDA correspondentes são divididas em ferramentas de design, ferramentas de simulação e ferramentas de verificação. A ferramenta de design resolve o problema de construção do modelo, ou seja, de 0 a 1 (do zero), enquanto a ferramenta de simulação e verificação resolve o problema de confirmação do modelo, ou seja, se 1 é 1 ou 0.9 ou 1.1. Portanto, do ponto de vista do desenvolvimento da EDA, é mais difícil desenvolver ferramentas de design. Além disso, quanto maior a escala do projeto, maiores serão os requisitos dos nós do processo e mais difícil será o desenvolvimento de ferramentas EDA. Atualmente, as ferramentas EDA domésticas obtiveram algumas conquistas em algumas ferramentas de ponto de verificação de simulação e também possuem ferramentas de processo completo no projeto de circuitos analógicos. No entanto, ainda existe uma grande lacuna entre eles e os três principais fabricantes no projeto de circuitos integrados de grande escala, especialmente no processo de projeto de chips digitais de ponta.

1.2 PI

IP (Propriedade Inteligente) significa o significado de direitos de propriedade intelectual. Na indústria, refere-se a um módulo pré-definido, verificado e reutilizável que pode completar uma função específica. IP é a unidade básica do LSI, e pode-se até dizer que o SoC é uma tecnologia de multiplexação baseada no núcleo IP. Geralmente, o IP é dividido em núcleo duro, núcleo suave e núcleo sólido. Geralmente, o núcleo rígido IP foi mapeado para um processo específico, que foi verificado pela fabricação de chips. Possui características de área e desempenho previsíveis, mas é menos flexível. O núcleo IP é enviado em HDL, que é flexível, mas imprevisível em desempenho. O núcleo IP otimiza seu desempenho e área por meio de layout ou biblioteca de processos gerais, que é mais flexível e previsível do que núcleo duro e núcleo suave, e é um compromisso entre núcleo duro e núcleo suave.

A tabela a seguir mostra os 10 principais provedores de IP do mundo atualmente. Pode-se observar que a China tem dois finalistas entre os 10 primeiros, mas a participação de mercado combinada das duas empresas é de apenas 3%, enquanto a ARM sozinha representa mais de 40% da participação de mercado, enquanto as empresas americanas respondem por 30% de a participação de mercado. Se a ARM for adquirida pela Nvidia, o mercado de IP será basicamente o mundo dos Estados Unidos. Além disso, verificamos também que a Synopsys e a Cadence, as duas maiores empresas de EDA do mundo, também ocupam a segunda e terceira posições na área de IP.

A figura a seguir mostra os tipos de IP, em que o processador representa 51%, o IP da interface representa 22.1%, a classe digital representa 8.1% e outros respondem por 18.8%. ARM, a classe do processador, é a única. A Synopsys é líder do setor em interface IP.

1.3ciclo de projeto

O fluxo de projeto de chip pode ser dividido em fluxo de projeto de IC digital e fluxo de projeto de IC analógico.Processo de design de IC digital: definição de chip → design lógico → síntese lógica → design físico → verificação física → entrega de layout.Especificação do chip refere-se a fazer o índice de função e desempenho do chip de acordo com os requisitos e preencher o documento de especificação do projeto.Projeto lógico refere-se à realização do projeto lógico no nível RTL (nível de transferência de registro) com base na linguagem de descrição de hardware, e a função correta é verificada por verificação lógica ou verificação formal.Síntese Lógica refere-se à transformação do RTL em uma netlist em nível de porta com um alvo específico e à otimização do atraso, área e consumo de energia da netlist.Design Físico refere-se ao processo de organizar e conectar a netlist em nível de portão de acordo com as restrições e, finalmente, gerar o layout, que também inclui: importação de dados → planejamento de layout → layout da unidade → síntese de árvore de relógio → fiação.

A importação de dados é o arquivo de script que orienta a netlist integrada e as restrições de tempo, e o arquivo de biblioteca fornecido pela fundição.
Layout refere-se ao processo de planejamento das posições das unidades de entrada/saída, unidades macro e outros módulos principais no chip.
O layout da célula é o processo de colocação automática de células padrão de acordo com a netlist e as restrições de tempo.
A síntese da árvore do relógio refere-se ao processo de inserção do buffer do relógio, gerando uma rede de relógio e minimizando o atraso e o desvio do relógio.A fiação refere-se ao processo de conexão automática de cada unidade de acordo com a relação do circuito sob as condições de restrição do número de camadas de fiação, largura e espaçamento entre linhas.

A verificação física geralmente inclui verificação de regras de design de layout (DRC), verificação de consistência de diagrama esquemático de layout (LVS) e verificação de regras elétricas (ERC).

Tape Out refere-se à transferência de arquivos de layout para a fundição para gerar padrões de máscara e produzir chips com a premissa de que todas as verificações e verificações estão corretas.Processo de design de IC analógico: definição de chip → design de circuito → design de layout → verificação de layout → entrega de layout.

Entre eles, a definição do chip e a entrega do layout são iguais aos circuitos digitais, enquanto o IC analógico é diferente no design do circuito, no design do layout, na verificação do layout e nos circuitos digitais.O projeto de circuito analógico refere-se ao projeto da estrutura do circuito analógico em nível de transistor de acordo com os requisitos do sistema, e a função e o desempenho do circuito são verificados pelo SPICE e outras ferramentas de simulação.

O projeto de layout analógico consiste em desenhar a geometria do layout correspondente ao diagrama de circuito de acordo com as regras de projeto e simular a função e o desempenho do layout.

A verificação do layout analógico consiste em verificar as regras do processo, as regras elétricas e a verificação de consistência do diagrama de circuito do layout.Aqui, vamos fazer um resumo simples:

Projeto de chip: Com o suporte de ferramentas EDA, todo o processo de design de chip é concluído com a compra de autorização IP + pesquisa e desenvolvimento independente (desenvolvimento cooperativo) IP e seguindo o rigoroso processo de simulação e verificação de projeto de circuito integrado. Neste processo, EDA, IP e um processo de design rigoroso são indispensáveis.

Atualmente, entre esses três elementos, o processo de design é o primeiro que pode realizar o autocontrole.A tabela a seguir lista as 10 principais empresas de design de chips do mundo para sua referência.

Fabricação de chips

Atualmente, a fabricação de chips é a indústria com o limiar mais alto na indústria de circuitos integrados. Como você olha para o limite? Quanto maior o investimento, quanto menos jogadores, maior será o limite. Atualmente, restam apenas TSMC, SAMSUNG e Intel na fabricação de chips de última geração. Abaixo, analisamos a fabricação de chips sob três aspectos: equipamentos, tecnologia e materiais, e procuramos a lacuna entre nós e a tecnologia de fabricação avançada.

2.1 equipamento

A fabricação do chip necessita de mais de 2,000 processos tecnológicos para ser concluída, e cada etapa depende de equipamentos específicos para alcançá-la.Existem três processos principais na fabricação de chips: fotolitografia, gravação e deposição. Os três processos principais circulam repetidamente no processo de produção e, finalmente, chips qualificados são fabricados.Três equipamentos principais são usados nos três processos principais, a saber, alinhador de máscara, máquina de gravação e equipamento de deposição de filme fino. Os três equipamentos principais representam cerca de 22%, 22% e 20% de todo o investimento em equipamentos, e são os três equipamentos semicondutores com maior proporção.

Tomemos como exemplo o alinhador de máscara e a máquina de gravação mais típicos para introduzir e analisar a autocontrolabilidade.

máquina de fotogravura

O princípio do alinhador de máscara é na verdade como um projetor de slides, ou seja, a luz é projetada em um wafer revestido com fotorresiste através de uma máscara (também chamada de máscara) com um diagrama de circuito. No final da década de 1960, as japonesas Nikon e Canon começaram a entrar nesse campo, e o alinhador de máscara não era muito mais complicado do que as câmeras da época.

Alinhador de máscara EVU A litografia ultravioleta extrema EUV (Extreme Ultra-Violet) é uma tecnologia de litografia de nova geração que usa comprimento de onda ultravioleta extremo (EUV), com comprimento de onda de 13.5 nm. Como a precisão da litografia é de vários nanômetros, o EUV requer uma concentração extremamente alta de luz, o que equivale a segurar uma lanterna para iluminar a mancha lunar com no máximo uma moeda. O espelho refletivo deve ter 30 cm de comprimento e flutuação inferior a 0.3 nm, o que equivale à flutuação da linha férrea de Pequim a Xangai de menos de 1 mm. Um alinhador de máscara EUV pesa 180 toneladas, tem mais de 100,000 peças, precisa de 40 contêineres para transporte e leva mais de um ano para ser instalado e depurado. Em 2000, a japonesa Nikon era líder em alinhadores de máscaras e, em 2009, a ASML estava muito à frente, com uma participação de mercado de quase 70%. Atualmente, apenas a ASML pode fornecer o alinhador de máscara mais avançado. Em casa, a Shanghai Microelectronics (SMEE) já possui um alinhador de máscara com resolução de 90nm, e um novo alinhador de máscara está em desenvolvimento.

Isenção de responsabilidade: este artigo foi reproduzido de "Os Analectos de Confúcio". Este artigo representa apenas as opiniões pessoais do autor e não representa as opiniões da Sacco Micro e da indústria. Destina-se apenas à reimpressão e partilha para apoiar a proteção dos direitos de propriedade intelectual. Por favor, indique a fonte original e o autor ao reimprimir. Se houver alguma violação, entre em contato conosco para excluí-la.

Tel. da Empresa: +86-0755-83044319
Fax/fax:+86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Gerente Li
QQ: 332496225 Gerente Qiu
Endereço: Sala 809, Bloco C, Edifício de Tecnologia Zhantao, No.1079 Minzhi Avenue, Longhua New District, Shenzhen

Dos balcões de atendimento Huaqiangbei às plataformas de varejo online: semelhanças e diferenças entre as plataformas de aquisição de componentes eletrônicos e o modelo Huaqiangbei.

Seguinte

Entrevista com Judy Liu, da Slkor: Conquistando três prêmios de vendas para estreantes ao manter as coisas simples.