De sterkste ketenwetenschap van de chipindustrie, chiponafhankelijke controleerbare diepgaande analyse (1)

Home Nieuws Dagelijks hoogtepunt De sterkste ketenwetenschap van de chipindustrie, chiponafhankelijke controleerbare diepgaande analyse (1)

2022-03-17 229

Als iemand tegen je zegt: "Hé, de chip die ik heb gemaakt is 100% zelfbestuurbaar!" Wacht, haast je niet om hem eerst te aanbidden (geloven). Lees dit artikel alstublieft voordat je spreekt. ...

Allereerst, wat is zelfcontrole? De meest intuïtieve gedachte is dat wanneer anderen "vastlopen", zij niet meer vastlopen. De industrie voor geïntegreerde schakelingen wordt doorgaans onderverdeeld in drie sectoren: chipontwerp, chipproductie en het testen van behuizingen. Zie de volgende afbeelding:

We analyseren ze één voor één. Het chipontwerp wordt voornamelijk vanuit drie aspecten geanalyseerd: EDA, IP en design. Bij de productie van chips wordt hoofdzakelijk vanuit drie aspecten gekeken: apparatuur, technologie en materialen; Verpakkingen worden geanalyseerd vanuit het verpakkingsontwerp, productverpakking en chiptesten.

Chipontwerp

Hoe begin je met een chipontwerp? Ten eerste heb je tools (EDA) nodig. Vervolgens kun je met behulp van bestaande bronnen (IP) en je eigen ideeën en plannen aan de slag met het chipontwerp. Hier analyseren we het chipontwerp aan de hand van de chipontwerptools EDA, IP en het ontwerpproces van geïntegreerde schakelingen.

1.1 EDA

EDA (Electronic Design Automation) Elektronische ontwerpautomatisering verwijst vaak naar de software die gebruikt wordt voor elektronisch ontwerp. Iemand zei ooit tegen me: "Wat is er mis met EDA? Is het niet gewoon een tool?" Ja, het is een tool, maar zonder kun je niets ontwerpen! De huidige grootschalige geïntegreerde schakelingen kunnen meer dan 100 miljoen transistoren integreren in een vierkante millimeter ter grootte van een sesamzaadje, en er zijn honderden miljoenen verbindende netwerken tussen deze transistoren. De huidige mainstream SoC-chips bevatten meer dan 10 miljard transistoren. Als er geen nauwkeurige en krachtige EDA-tool is, hoe kan die dan ontworpen worden? EDA is een essentiële tool voor chipontwerp. Momenteel hebben Synopsys, Cadence en Mentor (Siemens EDA) een marktaandeel van meer dan 90%. Bij het ontwerp van high-end chips kleiner dan 10 nanometer is hun aandeel zelfs 100%. Dat wil zeggen dat het vrijwel onmogelijk is om een chip te ontwikkelen onder de 10 nm zonder de EDA-tools van de bovengenoemde drie bedrijven. De volgende tabel toont de huidige gangbare EDA-tools voor chipontwerp:

Chipontwerp wordt onderverdeeld in ontwerp, simulatie en verificatie. De bijbehorende EDA-hulpmiddelen worden onderverdeeld in ontwerp-, simulatie- en verificatiehulpmiddelen. De ontwerptool lost het probleem op van het bouwen van het model, dat wil zeggen van 0 tot 1 (vanaf nul), terwijl de simulatie- en verificatietool het probleem oplost van het bevestigen van het model, dat wil zeggen of 1 1 of 0.9 of 1.1 is. Vanuit het perspectief van EDA-ontwikkeling is het daarom moeilijker om ontwerpgereedschappen te ontwikkelen. Bovendien geldt: hoe groter de ontwerpschaal, hoe hoger de eisen aan procesknooppunten en hoe moeilijker het is om EDA-tools te ontwikkelen. Momenteel hebben binnenlandse EDA-tools enige vooruitgang geboekt op het gebied van simulatieverificatie en beschikken ze ook over de volledige procestools voor het ontwerpen van analoge schakelingen. Er gaapt echter nog steeds een grote kloof tussen hen en de drie grote fabrikanten in het ontwerp van grootschalige geïntegreerde schakelingen, met name in het ontwerpproces van geavanceerde digitale chips.

1.2 IP

IP (Intelligent Property) staat voor intellectuele-eigendomsrechten. In de industrie verwijst het naar een vooraf gedefinieerde, geverifieerde en herbruikbare module die een specifieke functie kan vervullen. IP is de basiseenheid van LSI, en SoC kan zelfs worden beschouwd als een multiplextechnologie gebaseerd op de IP-core. Over het algemeen wordt IP onderverdeeld in harde kern, zachte kern en solide kern. Over het algemeen is de harde kern van IP gekoppeld aan een specifiek proces, dat is geverifieerd door de chipproductie. Het heeft de kenmerken van voorspelbare oppervlakte en prestaties, maar is minder flexibel. De IP-core wordt geleverd in HDL, wat flexibel is, maar onvoorspelbaar in prestaties. De IP-core optimaliseert zijn prestaties en oppervlakte via een lay-out of algemene procesbibliotheek, die flexibeler en voorspelbaarder is dan de harde kern en zachte kern, en een compromis is tussen de harde kern en de zachte kern.

De volgende tabel toont de top 10 IP-aanbieders ter wereld op dit moment. China heeft twee finalisten in de top 10, maar het gecombineerde marktaandeel van de twee bedrijven bedraagt slechts 3%, terwijl ARM alleen al meer dan 40% van het marktaandeel in handen heeft, terwijl Amerikaanse bedrijven 30% van het marktaandeel in handen hebben. Als ARM door Nvidia wordt overgenomen, zal de IP-markt in principe de Verenigde Staten omvatten. Daarnaast zien we dat Synopsys en Cadence, de twee grootste EDA-bedrijven ter wereld, ook de tweede en derde plaats innemen op het gebied van IP.

De volgende afbeelding toont de IP-typen, waarbij processors 51% uitmaken, interface-IP 22.1%, digitale klasse 8.1% en overige IP's 18.8%. ARM, de processorklasse, is de enige. Synopsys is marktleider in interface-IP.

1.3ontwerpcyclus

De ontwerpstroom van chips kan worden onderverdeeld in een ontwerpstroom voor digitale IC's en een ontwerpstroom voor analoge IC's.Digitaal IC-ontwerpproces: chipdefinitie → logisch ontwerp → logische synthese → fysiek ontwerp → fysieke verificatie → levering van de lay-out.Chipspecificatie verwijst naar het maken van de functie- en prestatie-index van de chip volgens de vereisten en het invullen van het ontwerpspecificatiedocument.Logisch ontwerp verwijst naar de realisatie van logisch ontwerp op RTL-niveau (Register-Transfer Level) op basis van hardwarebeschrijvingstaal. De juiste functie wordt geverifieerd door logische verificatie of formele verificatie.Logische synthese verwijst naar de transformatie van RTL naar een netlijst op gate-niveau met een specifiek doel, en de optimalisatie van de vertraging, het oppervlak en het stroomverbruik van de netlijst.Onder fysiek ontwerp wordt het proces verstaan van het ordenen en bedraden van de netlijst op gate-niveau volgens beperkingen en het uiteindelijk genereren van de lay-out. Dit proces omvat ook: gegevensimport → lay-outplanning → eenheidslay-out → klokboomsynthese → bedrading.

Gegevensimport is het scriptbestand dat de geïntegreerde netlijst en timingbeperkingen aanstuurt en het bibliotheekbestand dat door de gieterij wordt geleverd.
Met lay-out wordt het proces bedoeld van het plannen van de posities van invoer-/uitvoer-eenheden, macro-eenheden en andere belangrijke modules op de chip.
Celindeling is het proces waarbij standaardcellen automatisch worden geplaatst volgens netlijst- en timingbeperkingen.
Onder klokboomsynthese verstaan we het proces waarbij een klokbuffer wordt ingevoegd, een kloknetwerk wordt gegenereerd en de klokvertraging en -afwijking tot een minimum worden beperkt.Onder bedrading verstaan we het proces waarbij elke eenheid automatisch wordt aangesloten op basis van de circuitrelatie, onder de beperkende voorwaarden van het aantal bedradingslagen, de lijnbreedte en de lijnafstand.

Fysieke verificatie omvat doorgaans controle van de lay-outontwerpregel (DRC), consistentiecontrole van het lay-outschema (LVS) en controle van de elektrische regel (ERC).

Tape Out verwijst naar het overbrengen van lay-outbestanden naar de gieterij om maskerpatronen te genereren en chips te produceren, ervan uitgaande dat alle controles en verificaties correct zijn.Analoog IC-ontwerpproces: chipdefinitie → circuitontwerp → lay-outontwerp → lay-outverificatie → levering van de lay-out.

De chipdefinitie en lay-outlevering zijn bij beide hetzelfde als bij digitale circuits. Analoge IC's verschillen echter in circuitontwerp, lay-outontwerp, lay-outverificatie en digitale circuits.Onder analoog circuitontwerp wordt het ontwerp van een analoge circuitstructuur op transistorniveau verstaan, conform de systeemvereisten. De functie en prestaties van het circuit worden geverifieerd door SPICE en andere simulatietools.

Bij analoog lay-outontwerp worden de lay-outgeometrieën getekend die overeenkomen met het schakelschema volgens de ontwerpregels, en worden de functies en prestaties van de lay-out gesimuleerd.

Bij analoge lay-outverificatie worden de procesregels, elektrische regels en de consistentiecontrole van het lay-outcircuitschema geverifieerd.Laten we het even kort samenvatten:

Chipontwerp: Met behulp van EDA-tools wordt het volledige proces van chipontwerp voltooid door de aankoop van IP-autorisatie + onafhankelijke R&D (gezamenlijke ontwikkeling) en het volgen van het strikte simulatie- en verificatieproces van het ontwerp van geïntegreerde schakelingen. In dit proces zijn EDA, IP en een strikt ontwerpproces onmisbaar.

Momenteel is het ontwerpproces het eerste element van deze drie dat zelfbeheersing kan realiseren.Ter referentie staan in de onderstaande tabel de top 10 chipontwerpbedrijven ter wereld vermeld.

Chipproductie

Momenteel is chipproductie de sector met de hoogste drempel binnen de geïntegreerde schakelingenindustrie. Hoe kijkt u aan tegen die drempel? Hoe hoger de investering, hoe minder spelers, hoe hoger de drempel. Momenteel zijn alleen TSMC, SAMSUNG en Intel nog actief in de productie van high-end chips. Hieronder analyseren we de chipproductie vanuit drie aspecten: apparatuur, technologie en materialen. Ook kijken we naar de kloof tussen ons en geavanceerde productietechnologie.

2.1 uitrusting

Voor de productie van zo'n chip zijn ruim 2,000 technologische processen nodig. Voor elke stap is specifieke apparatuur nodig.Er zijn drie belangrijke processen bij de productie van chips: fotolithografie, etsen en depositie. De drie belangrijkste processen worden herhaaldelijk doorlopen in het productieproces en uiteindelijk worden gekwalificeerde chips geproduceerd.Bij de drie belangrijkste processen worden drie belangrijke apparaten gebruikt: een maskeruitlijner, een etsmachine en apparatuur voor dunnefilmdepositie. Drie belangrijke apparatuur is goed voor respectievelijk 22%, 22% en 20% van alle investeringen in apparatuur. Het zijn de drie halfgeleiderapparatuur met het hoogste aandeel.

Neem de meest typische maskeruitlijner en etsmachine als voorbeeld om de zelfregelbaarheid te introduceren en analyseren.

foto-etsmachine

Het principe van de Mask Aligner is eigenlijk hetzelfde als dat van een diaprojector: het licht wordt via een masker (ook wel masker genoemd) met een schakelschema op een met fotoresist bedekte wafer geprojecteerd. Eind jaren zestig begonnen de Japanse fabrikanten Nikon en Canon zich op dit gebied te begeven. Maskeruitlijners waren toen niet veel ingewikkelder dan camera's.

EVU-maskeruitlijner EUV-extreem-ultravioletlithografie (Extreme Ultra-Violet) is een nieuwe generatie lithografietechnologie die gebruikmaakt van extreem ultraviolet (EUV) met een golflengte van 13.5 nm. Omdat de lithografische nauwkeurigheid enkele nanometers bedraagt, is voor EUV een extreem hoge lichtconcentratie nodig. Dit is vergelijkbaar met het vasthouden van een zaklamp om een vlek op de maan te verlichten met niet meer dan één munt. De reflectiespiegel moet 30 cm lang zijn en de fluctuatie mag niet groter zijn dan 0.3 nm. Dit is vergelijkbaar met de fluctuatie van het spoor van Beijing naar Shanghai van minder dan 1 mm. Een EUV-maskeruitlijner weegt 180 ton, bestaat uit meer dan 100,000 onderdelen, heeft 40 containers nodig voor het transport en het duurt meer dan een jaar om deze te installeren en debuggen. In 2000 was het Japanse Nikon marktleider op het gebied van maskeruitlijners, en in 2009 was ASML ver vooruit met een marktaandeel van bijna 70%. Momenteel is ASML de enige die de meest geavanceerde maskeruitlijner kan leveren. Shanghai Microelectronics (SMEE) beschikt in eigen land al over een maskeruitlijner met een resolutie van 90 nm en er is een nieuwe maskeruitlijner in ontwikkeling.

Disclaimer: dit artikel is overgenomen uit "De Analecten van Confucius". Dit artikel vertegenwoordigt alleen de persoonlijke mening van de auteur en vertegenwoordigt niet de mening van Sacco Micro en de industrie. Het herdrukken en delen is alleen bedoeld om de bescherming van intellectuele eigendomsrechten te ondersteunen. Vermeld bij herdruk de originele bron en auteur. Als er sprake is van inbreuk, neem dan contact met ons op om deze te verwijderen.

Bedrijf Tel: +86-0755-83044319
Fax/fax:+86-0755-83975897
E-mail: 1615456225@qq.com
Vraag: 3518641314 Manager Li
Vraag: 332496225 Manager Qiu
Adres: Kamer 809, Blok C, Zhantao Technology Building, No.1079 Minzhi Avenue, Longhua New District, Shenzhen

Van Huaqiangbei-balies tot online retailplatforms: overeenkomsten en verschillen tussen platforms voor de inkoop van elektronische componenten en het Huaqiangbei-model.

Een interview met Judy Liu van Slkor: Drie Newcomer Sales Awards winnen door het simpel te houden.