Najsilniejsza nauka o łańcuchu branży chipów, niezależna od chipów, kontrolowana, dogłębna analiza (1)

Home Wiadomości Codzienne wyróżnienie Najsilniejsza nauka o łańcuchu branży chipów, niezależna od chipów, kontrolowana, dogłębna analiza (1)

2022-03-17 229

Jeśli ktoś powie Ci: „Hej, chip, który zrobiłem, jest w 100% sterowalny!” Poczekaj, nie spiesz się, żeby najpierw oddać mu cześć (wierzyć mu). Przeczytaj ten artykuł, zanim zaczniesz mówić. ...

Przede wszystkim, co jest samokontrolowalne? Najbardziej intuicyjne zrozumienie jest takie, że gdy inni „utkwią”, oni nie utkną. Branża układów scalonych jest zazwyczaj podzielona na trzy obszary: projektowanie układów scalonych, wytwarzanie układów scalonych i testowanie obudów. Zobacz poniższy rysunek:

Analizujemy je jeden po drugim. Projekt układu scalonego analizujemy głównie z trzech aspektów: EDA, IP i design. Produkcja układów scalonych jest analizowana głównie z trzech punktów widzenia: sprzętu, technologii i materiałów; Opakowania analizuje się na podstawie projektu opakowania, opakowania produktu i testowania układów scalonych.

Konstrukcja chipa

Jak rozpocząć projektowanie układu scalonego? Najpierw potrzebujesz narzędzi (EDA), a następnie możesz rozpocząć projektowanie układu scalonego z pomocą istniejących zasobów (IP) oraz własnych pomysłów i planów. Tutaj przeanalizujemy projekt układu scalonego z poziomu narzędzi do projektowania układów scalonych EDA, IP i procesu projektowania układów scalonych.

1.1 EDA

EDA (Electronic Design Automation) Automatyzacja projektowania elektronicznego często odnosi się do oprogramowania używanego do projektowania elektronicznego. Ktoś kiedyś powiedział mi: „Co jest nie tak z EDA? Czy to nie jest po prostu narzędzie?” Tak, to narzędzie, ale bez niego nie można niczego zaprojektować! Dzisiejsze układy scalone dużej skali mogą zintegrować ponad 100 milionów tranzystorów na milimetrze kwadratowym wielkości nasion sezamu, a między tymi tranzystorami istnieją setki milionów sieci łączących. Dzisiejsze główne układy SoC mają ponad 10 miliardów tranzystorów. Jeśli nie ma dokładnego i wydajnego narzędzia EDA, jak można je zaprojektować? EDA jest niezbędnym narzędziem do projektowania układów scalonych. Obecnie Synopsys, Cadence i Mentor (Siemens EDA) zajmują ponad 90% udziałów w rynku. W projektowaniu układów scalonych high-end poniżej 10 nanometrów jego udział wynosi nawet 100%. Oznacza to, że niemal niemożliwe jest opracowanie chipa poniżej 10 nm bez narzędzi EDA trzech powyższych firm. Poniższa tabela przedstawia obecne główne narzędzia EDA w projektowaniu chipów:

Projektowanie układów scalonych dzieli się na projektowanie, symulację i weryfikację, a odpowiadające im narzędzia EDA dzielą się na narzędzia projektowe, narzędzia symulacyjne i narzędzia weryfikacyjne. Narzędzie projektowe rozwiązuje problem budowy modelu, czyli od 0 do 1 (od zera), natomiast narzędzie symulacji i weryfikacji rozwiązuje problem potwierdzenia modelu, czyli czy 1 jest 1, 0.9 lub 1.1. Dlatego też, z perspektywy rozwoju EDA, trudniej jest opracować narzędzia projektowe. Ponadto im większa skala projektu, tym wyższe wymagania dotyczące węzłów procesowych i tym trudniej opracować narzędzia EDA. Obecnie krajowe narzędzia EDA osiągnęły pewne osiągnięcia w niektórych narzędziach do weryfikacji symulacji, a także mają narzędzia do pełnego procesu w projektowaniu obwodów analogowych. Jednak nadal istnieje duża luka między nimi a trzema głównymi producentami w projektowaniu układów scalonych dużej skali, szczególnie w procesie projektowania wysokiej klasy cyfrowych chipów.

1.2 Własność intelektualna

IP (Intelligent Property) oznacza znaczenie praw własności intelektualnej. W branży odnosi się do wstępnie zdefiniowanego, zweryfikowanego, wielokrotnego użytku modułu, który może wykonać określoną funkcję. IP jest podstawową jednostką LSI, a SoC można nawet nazwać technologią multipleksowania opartą na rdzeniu IP. Ogólnie rzecz biorąc, IP dzieli się na rdzeń twardy, rdzeń miękki i rdzeń stały. Ogólnie rzecz biorąc, rdzeń twardy IP został zmapowany na określony proces, który został zweryfikowany przez produkcję chipów. Ma cechy przewidywalnego obszaru i wydajności, ale jest mniej elastyczny. Rdzeń IP jest przesyłany w HDL, który jest elastyczny, ale nieprzewidywalny pod względem wydajności. Rdzeń IP optymalizuje swoją wydajność i obszar poprzez układ lub ogólną bibliotekę procesów, która jest bardziej elastyczna i przewidywalna niż rdzeń twardy i rdzeń miękki, i jest kompromisem między rdzeniem twardym i rdzeniem miękkim.

Poniższa tabela przedstawia 10 najlepszych dostawców IP na świecie w chwili obecnej. Można zauważyć, że Chiny mają dwóch finalistów w pierwszej 10, ale łączny udział w rynku obu firm wynosi tylko 3%, podczas gdy samo ARM odpowiada za ponad 40% udziału w rynku, podczas gdy amerykańskie przedsiębiorstwa odpowiadają za 30% udziału w rynku. Jeśli ARM zostanie przejęty przez Nvidię, rynek IP będzie zasadniczo światem Stanów Zjednoczonych. Ponadto odkryliśmy, że Synopsys i Cadence, dwie największe firmy EDA na świecie, zajmują drugie i trzecie miejsce w dziedzinie własności intelektualnej.

Poniższy rysunek pokazuje typy IP, w których procesor stanowi 51%, interfejs IP stanowi 22.1%, klasa cyfrowa stanowi 8.1%, a pozostałe stanowią 18.8%. ARM, klasa procesorów, jest jedyną. Synopsys jest liderem branży w interfejsie IP.

1.3cykl projektowania

Proces projektowania układów scalonych można podzielić na cyfrowy proces projektowania układów scalonych i analogowy proces projektowania układów scalonych.Proces projektowania cyfrowych układów scalonych: definicja układu scalonego → projektowanie logiki → synteza logiki → projektowanie fizyczne → weryfikacja fizyczna → dostarczanie układu.Specyfikacja układu scalonego polega na dostosowaniu funkcji i wskaźnika wydajności układu scalonego do wymagań oraz skompletowaniu dokumentu specyfikacji projektu.Projektowanie logiczne odnosi się do realizacji projektu logicznego na poziomie RTL (Register-Transfer Level) w oparciu o język opisu sprzętu, a poprawność działania jest weryfikowana za pomocą weryfikacji logicznej lub weryfikacji formalnej.Synteza logiczna polega na przekształceniu RTL w listę połączeń na poziomie bramek z określonym celem oraz optymalizacji opóźnienia listy połączeń, obszaru i zużycia energii.Projektowanie fizyczne odnosi się do procesu układania i okablowania listy połączeń na poziomie bramek zgodnie z ograniczeniami i ostatecznie generowania układu, który obejmuje również: import danych → planowanie układu → układ jednostek → syntezę drzewa zegara → okablowanie.

Import danych to plik skryptu, który steruje zintegrowaną listą połączeń i ograniczeniami czasowymi, a także plikiem biblioteki dostarczonym przez odlewnię.
Układ odnosi się do procesu planowania rozmieszczenia jednostek wejścia/wyjścia, jednostek makro i innych głównych modułów na układzie scalonym.
Układ komórek to proces automatycznego rozmieszczania standardowych komórek zgodnie z listą połączeń i ograniczeniami czasowymi.
Synteza drzewa zegarowego odnosi się do procesu wstawiania bufora zegara, generowania sieci zegara i minimalizowania opóźnień i odchyleń zegara.Pod pojęciem okablowania rozumie się proces automatycznego łączenia poszczególnych podzespołów zgodnie z relacją między obwodami, przy zachowaniu ograniczeń wynikających z liczby warstw okablowania, szerokości linii i odstępów między liniami.

Weryfikacja fizyczna zwykle obejmuje sprawdzenie zasad projektowania układu (DRC), sprawdzenie spójności schematu układu (LVS) i sprawdzenie zasad elektrycznych (ERC).

Tape Out oznacza przesyłanie plików z układem scalonym do odlewni w celu wygenerowania wzorów masek i wyprodukowania układów scalonych przy założeniu, że wszystkie kontrole i weryfikacje są poprawne.Proces projektowania układów scalonych analogowych: definicja układu scalonego → projektowanie obwodów → projektowanie układu → weryfikacja układu → dostarczanie układu.

Definicja układu scalonego i sposób jego rozmieszczenia są w nich takie same jak w przypadku układów cyfrowych, natomiast układy scalone analogowe różnią się pod względem projektu układu, projektu rozmieszczenia, weryfikacji rozmieszczenia i układów cyfrowych.Projektowanie obwodów analogowych odnosi się do projektowania struktury obwodu analogowego na poziomie tranzystorów zgodnie z wymaganiami systemowymi, a funkcję i wydajność obwodu weryfikuje się za pomocą SPICE i innych narzędzi symulacyjnych.

Projektowanie układu analogowego polega na narysowaniu geometrii układu odpowiadającej schematowi obwodu zgodnie z zasadami projektowania oraz symulacji funkcji i wydajności układu.

Weryfikacja układu analogowego ma na celu sprawdzenie reguł procesu, reguł elektrycznych i sprawdzenie spójności schematu układu obwodu.Oto proste podsumowanie:

Projektowanie układów scalonych: Dzięki wsparciu narzędzi EDA cały proces projektowania układów scalonych jest ukończony poprzez zakup autoryzacji IP + niezależnego badania i rozwoju (współpraca rozwojowa) IP i przestrzeganie ścisłego procesu symulacji i weryfikacji projektowania układów scalonych. W tym procesie EDA, IP i ścisły proces projektowania są niezbędne.

Obecnie spośród tych trzech elementów proces projektowania jest pierwszym, który może realizować samokontrolę.W poniższej tabeli znajdziesz listę 10 największych firm zajmujących się projektowaniem układów scalonych na świecie.

Produkcja chipów

Obecnie produkcja chipów jest branżą o najwyższym progu w branży układów scalonych. Jak patrzysz na próg? Im wyższa inwestycja, tym mniej graczy, tym wyższy próg. Obecnie w produkcji chipów high-end pozostały tylko TSMC, SAMSUNG i Intel. Poniżej analizujemy produkcję układów scalonych z trzech punktów widzenia: sprzętu, technologii i materiałów, szukając luki między nami a zaawansowaną technologią produkcyjną.

2.1 sprzęt

Wytworzenie układu scalonego wymaga ponad 2,000 procesów technologicznych, a każdy etap wymaga użycia specjalistycznego sprzętu.W produkcji układów scalonych wyróżnia się trzy główne procesy: fotolitografię, trawienie i osadzanie. W procesie produkcyjnym powtarzane są wielokrotnie trzy główne procesy, aż na końcu wytwarzane są kwalifikowane układy scalone.W trzech kluczowych procesach stosuje się trzy kluczowe urządzenia, mianowicie: maszynę do wyrównywania masek, maszynę do trawienia i urządzenie do osadzania cienkich warstw. Na trzy główne urządzenia przypada odpowiednio 22%, 22% i 20% wszystkich inwestycji w sprzęt. Są to trzy urządzenia półprzewodnikowe o największym udziale.

Jako przykłady wprowadź i przeanalizuj zagadnienie samokontroli, wykorzystując najbardziej typowe urządzenia do wyrównywania masek i maszyny do trawienia.

maszyna do trawienia

Zasada działania urządzenia Mask aligner jest w zasadzie taka sama jak w przypadku projektora slajdów, tzn. światło jest rzutowane na płytkę pokrytą fotorezystem przez maskę ze schematem obwodu. Pod koniec lat 1960. XX wieku japońscy producenci, Nikon i Canon, zaczęli wkraczać na ten rynek, a mechanizm wyrównywania maski nie był o wiele bardziej skomplikowany niż aparaty fotograficzne tamtych czasów.

Litografia w zakresie ekstremalnego ultrafioletu (EUV) EVU Mask aligner EUV to technologia litograficzna nowej generacji wykorzystująca długość fali ekstremalnego ultrafioletu (EUV) wynoszącą 13.5 nm. Ponieważ dokładność litografii wynosi kilka nanometrów, EUV wymaga niezwykle wysokiego skupienia światła, co jest równoważne oświetleniu plamy księżycowej latarką za pomocą nie więcej niż jednej monety. Lustro odbijające musi mieć długość 30 cm i odchylenie mniejsze niż 0.3 nm, co odpowiada odchyleniu torów kolejowych na trasie Pekin-Szanghaj wynoszącemu mniej niż 1 mm. Urządzenie do wyrównywania maski EUV waży 180 ton, składa się z ponad 100,000 40 części, do transportu potrzeba XNUMX kontenerów, a jego instalacja i usuwanie usterek zajmuje ponad rok. W roku 2000 japońska firma Nikon była liderem na rynku urządzeń do wyrównywania masek, a w roku 2009 firma ASML była już daleko w tyle, mając prawie 70% udziału w rynku. Obecnie tylko ASML może dostarczyć najbardziej zaawansowany system dopasowywania masek. Firma Shanghai Microelectronics (SMEE) dysponuje już urządzeniem do wyrównywania masek o rozdzielczości 90 nm, a nowe urządzenie do wyrównywania masek jest w trakcie opracowywania.

Zastrzeżenie: Ten artykuł jest reprodukcją z „Analektów Konfucjusza”. Ten artykuł przedstawia wyłącznie osobiste poglądy autora i nie reprezentuje poglądów Sacco Micro ani branży. Służy wyłącznie do ponownego drukowania i udostępniania w celu wspierania ochrony praw własności intelektualnej. Przy przedruku proszę podać oryginalne źródło i autora. Jeśli doszło do naruszenia, skontaktuj się z nami, aby je usunąć.

Tel firmy: +86-0755-83044319
Faks/faks:+86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Menedżer Li
QQ: 332496225 Menedżer Qiu
Adres: pokój 809, blok C, budynek Zhantao Technology, nr 1079 Minzhi Avenue, Longhua New District, Shenzhen

Poprzednie

Od lad Huaqiangbei do platform sprzedaży detalicznej online: podobieństwa i różnice między platformami zaopatrzenia w komponenty elektroniczne a modelem Huaqiangbei

Następna

Wywiad z Judy Liu ze Slkor: Zdobycie trzech nagród dla nowych sprzedawców dzięki zachowaniu prostoty