Sains rantaian industri cip terkuat, analisis mendalam boleh dikawal bebas cip (1)

Laman Utama Berita Sorotan Harian Sains rantaian industri cip terkuat, analisis mendalam boleh dikawal bebas cip (1)

2022-03-17 229

Jika seseorang berkata kepada anda, "Hei, cip yang saya buat adalah 100% boleh dikawal sendiri!" Tunggu, jangan tergesa-gesa untuk menyembah (percaya) dia dahulu. Sila baca artikel ini sebelum anda bercakap. ...

Pertama sekali, apakah yang boleh dikawal sendiri? Pemahaman yang paling intuitif ialah apabila orang lain "terjebak", mereka tidak akan terjebak. Industri litar bersepadu biasanya dibahagikan kepada tiga bidang: reka bentuk cip, pembuatan cip dan ujian pakej. Lihat rajah berikut:

Kami menganalisisnya satu demi satu. Reka bentuk cip dianalisis terutamanya dari tiga aspek: EDA, IP dan reka bentuk. Pembuatan cip dianalisis terutamanya dari tiga aspek: peralatan, teknologi dan bahan; Pembungkusan dianalisis daripada reka bentuk pembungkusan, pembungkusan produk dan ujian cip.

Reka bentuk cip

Bagaimana untuk memulakan reka bentuk cip? Pertama, anda memerlukan alat (EDA), kemudian anda boleh memulakan reka bentuk cip dengan bantuan sumber sedia ada (IP) dan idea serta rancangan anda sendiri. Di sini, kami akan menganalisis reka bentuk cip daripada alat reka bentuk cip EDA, IP, dan proses reka bentuk litar bersepadu.

1.1 EDA

EDA(Electronic Design Automation) Automasi reka bentuk elektronik, selalunya merujuk kepada perisian yang digunakan untuk reka bentuk elektronik. Seseorang pernah berkata kepada saya, "Apa yang salah dengan EDA? Bukankah ia hanya alat?" Ya, ia adalah alat, tetapi tanpanya, anda tidak boleh mereka bentuk apa-apa! Litar bersepadu berskala besar hari ini boleh menyepadukan lebih daripada 100 juta transistor dalam milimeter persegi saiz biji bijan, dan terdapat ratusan juta rangkaian penyambung antara transistor ini. Cip SoC arus perdana hari ini mempunyai lebih daripada 10 bilion transistor. Jika tiada alat EDA yang tepat dan berkuasa, bagaimanakah ia boleh direka? EDA ialah alat penting untuk reka bentuk cip. Pada masa ini, Synopsys, Cadence dan Mentor (Siemens EDA) menduduki lebih daripada 90% bahagian pasaran. Dalam reka bentuk cip mewah di bawah 10 nanometer, bahagiannya adalah setinggi 100%. Maksudnya, hampir mustahil untuk membangunkan cip di bawah 10nm tanpa alat EDA dari tiga syarikat di atas. Jadual berikut menunjukkan alat EDA arus perdana semasa dalam reka bentuk cip:

Reka bentuk cip dibahagikan kepada reka bentuk, simulasi dan pengesahan, dan alat EDA yang sepadan dibahagikan kepada alat reka bentuk, alat simulasi dan alat pengesahan. Alat reka bentuk menyelesaikan masalah membina model, iaitu dari 0 hingga 1 (dari awal), manakala alat simulasi dan pengesahan menyelesaikan masalah pengesahan model, iaitu sama ada 1 ialah 1 atau 0.9 atau 1.1. Oleh itu, dari perspektif pembangunan EDA, lebih sukar untuk membangunkan alat reka bentuk. Di samping itu, semakin besar skala reka bentuk, semakin tinggi keperluan nod proses, dan semakin sukar untuk membangunkan alat EDA. Pada masa ini, alat EDA domestik telah membuat beberapa pencapaian dalam beberapa alat titik pengesahan simulasi, dan mereka juga mempunyai alat proses penuh dalam reka bentuk litar analog. Walau bagaimanapun, masih terdapat jurang yang besar antara mereka dan tiga pengeluar utama dalam reka bentuk litar bersepadu berskala besar, terutamanya dalam proses reka bentuk cip digital mewah.

1.2 IP

IP(Harta Pintar) bermaksud hak harta intelek. Dalam industri, ia merujuk kepada modul yang telah ditetapkan, disahkan, boleh diguna semula yang boleh melengkapkan fungsi tertentu. IP ialah unit asas LSI, dan SoC malah boleh dikatakan sebagai teknologi pemultipleksan berdasarkan teras IP. Secara amnya, IP dibahagikan kepada teras keras, teras lembut dan teras pepejal. Secara amnya, teras keras IP telah dipetakan kepada proses tertentu, yang telah disahkan oleh pembuatan cip. Ia mempunyai ciri kawasan dan prestasi yang boleh diramal, tetapi ia kurang fleksibel. Teras IP diserahkan dalam HDL, yang fleksibel, tetapi prestasinya tidak dapat diramalkan. Teras IP mengoptimumkan prestasi dan kawasannya melalui susun atur atau perpustakaan proses umum, yang lebih fleksibel dan boleh diramal daripada teras keras dan teras lembut, dan merupakan kompromi antara teras keras dan teras lembut.

Jadual berikut menunjukkan 10 penyedia IP teratas di dunia pada masa ini. Dapat dilihat bahawa China mempunyai dua finalis dalam 10 teratas, tetapi gabungan bahagian pasaran kedua-dua syarikat itu hanya 3%, manakala ARM sahaja menyumbang lebih daripada 40% bahagian pasaran, manakala perusahaan Amerika menyumbang 30% daripada bahagian pasaran. Jika ARM diperoleh oleh Nvidia, pasaran IP pada asasnya akan menjadi dunia Amerika Syarikat. Di samping itu, kami juga mendapati Synopsys dan Cadence, dua syarikat EDA terbesar di dunia, juga menduduki kedudukan kedua dan ketiga dalam bidang IP.

Angka berikut menunjukkan jenis IP, di mana pemproses menyumbang 51%, IP antara muka menyumbang 22.1%, kelas digital menyumbang 8.1% dan yang lain menyumbang 18.8%. ARM, kelas pemproses, adalah satu-satunya. Synopsys ialah peneraju industri dalam IP antara muka.

1.3kitaran reka bentuk

Aliran reka bentuk cip boleh dibahagikan kepada aliran reka bentuk IC digital dan aliran reka bentuk IC analog.Proses reka bentuk IC digital: definisi cip → reka bentuk logik → sintesis logik → reka bentuk fizikal → pengesahan fizikal → penghantaran susun atur.Spesifikasi Cip merujuk kepada membuat indeks fungsi dan prestasi cip mengikut keperluan, dan melengkapkan dokumen spesifikasi reka bentuk.Reka Bentuk Logik merujuk kepada realisasi reka bentuk logik pada peringkat RTL(Tahap Pendaftaran-Pemindahan) berdasarkan bahasa penerangan perkakasan, dan fungsi yang betul disahkan melalui pengesahan logik atau pengesahan rasmi.Sintesis Logik merujuk kepada transformasi RTL menjadi senarai bersih peringkat pintu dengan sasaran khusus, dan pengoptimuman kelewatan senarai bersih, kawasan dan penggunaan kuasa.Reka Bentuk Fizikal merujuk kepada proses penyusunan dan pendawaian netlist peringkat pintu mengikut kekangan dan akhirnya menghasilkan susun atur, yang juga termasuk: import data → perancangan susun atur → susun atur unit → sintesis pokok jam → pendawaian.

Import data ialah fail skrip yang membimbing senarai bersih bersepadu dan kekangan masa, dan fail perpustakaan yang disediakan oleh faundri.
Susun atur merujuk kepada proses merancang kedudukan unit input/output, unit makro dan modul utama lain pada cip.
Susun atur sel ialah proses meletakkan sel standard secara automatik mengikut senarai net dan kekangan masa.
Sintesis pokok jam merujuk kepada proses memasukkan penimbal jam, menjana rangkaian jam dan meminimumkan kelewatan dan sisihan jam.Pendawaian merujuk kepada proses penyambungan secara automatik setiap unit mengikut hubungan litar di bawah syarat kekangan bilangan lapisan pendawaian, lebar talian dan jarak talian.

Pengesahan Fizikal biasanya merangkumi semakan peraturan reka bentuk susun atur (DRC), semakan ketekalan gambarajah skematik susun atur (LVS) dan semakan peraturan elektrik (ERC).

Tape Out merujuk kepada memindahkan fail susun atur ke faundri untuk menjana corak topeng dan menghasilkan cip pada premis bahawa semua semakan dan pengesahan adalah betul.Proses reka bentuk IC analog: definisi cip → reka bentuk litar → reka bentuk susun atur → pengesahan susun atur → penghantaran susun atur.

Antaranya, definisi cip dan penghantaran susun atur adalah sama seperti litar digital, manakala IC analog berbeza dalam reka bentuk litar, reka bentuk susun atur, pengesahan susun atur dan litar digital.Reka bentuk litar analog merujuk kepada reka bentuk struktur litar analog tahap transistor mengikut keperluan sistem, dan fungsi dan prestasi litar disahkan oleh SPICE dan alat simulasi lain.

Reka bentuk susun atur analog adalah untuk melukis geometri susun atur yang sepadan dengan rajah litar mengikut peraturan reka bentuk, dan mensimulasikan fungsi dan prestasi susun atur.

Pengesahan susun atur analog adalah untuk mengesahkan peraturan proses, peraturan elektrik dan semakan konsistensi rajah litar susun atur.Di sini, mari kita buat ringkasan ringkas:

Reka bentuk cip: Dengan sokongan alat EDA, keseluruhan proses reka bentuk cip diselesaikan dengan membeli kebenaran IP+penyelidikan dan pembangunan bebas (pembangunan koperasi) IP dan mengikuti proses simulasi dan pengesahan ketat reka bentuk litar bersepadu. Dalam proses ini, EDA, IP dan proses reka bentuk yang ketat adalah amat diperlukan.

Pada masa ini, antara ketiga-tiga elemen ini, proses reka bentuk adalah yang pertama yang dapat merealisasikan kawalan diri.Jadual berikut menyenaraikan 10 syarikat reka bentuk cip terbaik di dunia untuk rujukan anda.

Pembuatan kerepek

Pada masa ini, pembuatan cip adalah industri yang mempunyai ambang tertinggi dalam industri litar bersepadu. Bagaimana anda melihat ambang? Lebih tinggi pelaburan, lebih sedikit pemain, lebih tinggi ambang. Pada masa ini, hanya TSMC, SAMSUNG dan Intel yang tinggal dalam pembuatan cip mewah. Di bawah, kami menganalisis pembuatan cip daripada tiga aspek: peralatan, teknologi dan bahan, serta mencari jurang antara kami dan teknologi pembuatan termaju.

2.1 peralatan

Pembuatan cip memerlukan lebih daripada 2,000 proses teknologi untuk diselesaikan, dan setiap langkah bergantung pada peralatan tertentu untuk mencapainya.Terdapat tiga proses utama dalam pembuatan cip: fotolitografi, etsa dan pemendapan. Tiga proses utama berulang kali diedarkan dalam proses pengeluaran, dan akhirnya cip yang layak dihasilkan.Tiga peralatan utama digunakan dalam tiga proses utama, iaitu, penjajar topeng, mesin etsa dan peralatan pemendapan filem nipis. Tiga peralatan utama menyumbang kira-kira 22%, 22% dan 20% daripada semua pelaburan peralatan, dan mereka adalah tiga peralatan semikonduktor dengan perkadaran tertinggi.

Ambil penjajar topeng dan mesin etsa yang paling tipikal sebagai contoh untuk memperkenalkan dan menganalisis kebolehkawalan kendiri.

mesin fotoetching

Prinsip Mask aligner sebenarnya adalah seperti projektor slaid, iaitu cahaya dipancarkan ke atas wafer yang disalut dengan photoresist melalui mask (juga dipanggil mask) dengan gambar rajah litar. Pada akhir 1960-an, Nikon dan Canon Jepun mula memasuki bidang ini, dan penjajaran topeng tidak lebih rumit daripada kamera pada masa itu.

Penjajar topeng EVU Litografi ultraungu ekstrem EUV (Ultra Violet Ekstrim) ialah teknologi litografi generasi baharu menggunakan panjang gelombang ultraungu (EUV) melampau, dengan panjang gelombang 13.5 nm. Oleh kerana ketepatan litografi adalah beberapa nanometer, EUV memerlukan kepekatan cahaya yang sangat tinggi, yang setara dengan memegang lampu suluh untuk menerangi titik bulan dengan tidak lebih daripada satu syiling. Cermin pantulan dikehendaki sepanjang 30cm dengan turun naik kurang daripada 0.3nm, yang bersamaan dengan turun naik landasan kereta api dari Beijing ke Shanghai kurang daripada 1mm. Penjajaran topeng EUV mempunyai berat 180 tan, mempunyai lebih daripada 100,000 bahagian, memerlukan 40 kontena untuk pengangkutan dan mengambil masa lebih daripada satu tahun untuk dipasang dan nyahpepijat. Pada tahun 2000, Nikon Jepun adalah peneraju dalam penjajaran topeng, dan menjelang 2009, ASML berada jauh di hadapan dengan bahagian pasaran hampir 70%. Pada masa ini, hanya ASML boleh menyediakan penjajar topeng yang paling canggih. Di rumah, Shanghai Microelectronics (SMEE) sudah mempunyai penjajar topeng dengan resolusi 90nm, dan penjajar topeng baharu sedang dibangunkan.

Penafian: Artikel ini diterbitkan semula daripada "The Analects of Confucius". Artikel ini hanya mewakili pandangan peribadi pengarang, dan tidak mewakili pandangan Sacco Micro dan industri. Ia hanya untuk mencetak semula dan berkongsi untuk menyokong perlindungan hak harta intelek. Sila nyatakan sumber dan pengarang asal semasa mencetak semula. Jika terdapat sebarang pelanggaran, sila hubungi kami untuk memadamkannya.

Tel Syarikat: +86-0755-83044319
Faks/faks:+86-0755-83975897
E-mel: 1615456225@qq.com
SQ: 3518641314 Pengurus Li
QQ: 332496225 Pengurus Qiu
Alamat: Bilik 809, Blok C, Bangunan Teknologi Zhantao, No.1079 Minzhi Avenue, Daerah Baru Longhua, Shenzhen

sebelum

Daripada Kaunter Huaqiangbei kepada Platform Runcit Dalam Talian: Persamaan dan Perbezaan Antara Platform Perolehan Komponen Elektronik dan Model Huaqiangbei

Seterusnya

Temu bual bersama Judy Liu dari Slkor: Memenangi Tiga Anugerah Jualan Pendatang Baharu dengan Mengekalkan Kesederhanaan