(Nasdaq: SNPS) は、集積回路設計用の電子設計自動化 (EDA) ソフトウェア ツールを世界中で提供する大手プロバイダーです。 複雑なシステム オン チップ (SoC) の開発に特化した、世界のエレクトロニクス市場に高度な IC 設計および検証プラットフォームを提供すること。 シノプシスは、設計プロセスを簡素化し、製品の市場投入を迅速化する知的財産および設計サービスも提供しています。

企業規模

シノプシスはカリフォルニア州マウンテンビューに本社を置き、北米、ヨーロッパ、アジアに 60 以上のオフィスを構えています。

1995 年に中国市場に参入して以来、シノプシスは中国における IC 設計産業の発展の加速に取り組んできました。中国における当社のチームとビジネスは健全な成長を維持しています。 過去 70 年間で、シノプシスの中国での売上は平均 XNUMX% 増加しました。

2002 年に Avant! が買収されました。 それ以来、シノプシスは、フロントエンドとバックエンドの両方に完全な IC 設計ソリューションを提供する主要な EDA ツール プロバイダーになりました。 また、単一の EDA 企業が業界最高のフロントエンド設計ツールとバックエンド設計ツールを統合したのは、EDA の歴史上初めてのことです。 中国では、シノプシスは上海と北京に 200 つの研究開発センターを設立し、XNUMX 人を超える研究開発スタッフを統合しています。 シノプシス中国の開発者は当社本社と協力して世界中の IC 設計エンジニア向けの新しい設計ツールを開発し、中国の IC 設計業界への綿密なサポートを提供し続けています。 これは、米国外におけるシノプシスの最大の IC 設計ツール施設です。 したがって、中国は世界的な IC 設計ツールの研究開発センターの 1 つとなっています。

中国の戦略的パートナーと協力することにより、シノプシスは上流のツールサプライヤーを超えて、業界チェーンの積極的な推進者になりました。シノプシスは、科学技術省の「863」プログラムとの協力を通じて、0.13 つの国家 IC 産業化拠点に標準化された高度な IC 設計環境を提供しています。中国科学院および有力大学との協力を通じて、XNUMXミクロン以下のプロセスに基づくIC設計手法を開発するための中国での研究と人材育成を支援する。大唐グループとの共同プロジェクト「COMIP」を通じて、中国で独立した知的財産権を持つ第XNUMX世代移動通信であるtD-SCDMA技術の産業化を促進する。 SMIC やその他の地元の IC ファウンドリと協力してリファレンス設計プロセスを開発することにより、地元の設計会社がウェーハを生産することが容易になります。

同時に、シノプシスは、地元の人材の雇用と訓練、専門的で高品質なマーケティングおよび営業チームの設立、国内 EDA 市場での販売行動の規制、中国で最高の技術サポート チームの設立、中国の顧客の確立に取り組んでいます。アフターサービスサポートセンターと国内EDA業界初の800テクニカルサポートホットライン。中国のユーザーや世界中のその他のユーザーに、同期やさらに優れた技術サービス サポートを提供します。

シノプシスは中国の IC 産業と協力して発展することに尽力しています。過去数年間の中国の IC 設計業界の激動の変化にもかかわらず、共通開発の決意が揺らぐことはありませんでした。シノプシスは、過去 50 年間にわたり中国のユーザーに直接的な技術プロモーションのコンサルティング、サービス、サポートを一貫して提供してきた唯一の EDA 企業です。中国では北京、上海、香港、深センの200ヶ所に駐在員事務所を設け、総勢XNUMX名で市場開拓、販売、技術サポートなどを担当している。上海と北京に XNUMX つの研究開発センターがあり、XNUMX 名を超える EDA ツールの研究開発担当者がいます。

シノプシスの中国における主力事業も、EDA ツールの宣伝から、コンサルティングと価値創造に基づいたカスタマイズされたソリューションの提供へと移行しました。

Synopsys China も、EDA 販売支店から、中国の IC 産業に根ざしたビジネス コンサルティング、技術サポート、IC 設計ツール開発を行うハイテク企業に成長しました。

主な製品

アストロ

Astro は、超深層サブミクロン IC 設計の設計最適化、レイアウト、配線を行うためのシノプシスの設計環境です。 Astro は、50 万ゲート、クロック周波数 GHz、0.10 以下のプロセス ラインで生産される SoC 設計のエンジニアリングおよび技術要件を満たすことができます。 Astro の高性能最適化およびレイアウト機能は主に、シノプシスが統合した 2 つの最新テクノロジー、PhySiSys および Milkyway DUO アーキテクチャによるものです。

DFT

DFT Compiler は、独自の「テスト合成 1 回」技術とソリューションを提供します。 これは、Design Compiler および Physical Compiler ファミリの製品と統合されており、強力なスキャンおよびテスト容易性の設計分析、合成、および検証技術が含まれています。 DFT Compiler を使用すると、設計者は設計プロセスの初期段階で高品質のテスト分析を迅速かつ便利に実現でき、タイミング要件とテスト カバレッジ要件の両方が同時に満たされることが保証されます。 DFT コンパイラは、RTL レベルおよびゲート レベルでのスキャン テスト設計ルールのチェック、制約が与えられたスキャン チェーンの挿入と最適化、および障害カバレッジの分析もサポートします。

テトラマックス

TetraMAX ATPG は、業界で最も強力で使いやすい自動テスト ベクトル生成ツールです。 TetraMAX は、さまざまな設計に対して、最も高い障害検出率を備えた最小のテスト ベクトルのセットを最短時間で生成できます。 TetraMAX は、完全および不完全なスキャン設計に加え、障害シミュレーションおよび分析機能をサポートします。

Vera

Vera 検証システムは検証のニーズに対応し、効率的でインテリジェントな高レベルの機能検証を可能にします。 Vera 検証システムは、単一の ASIC から複数の ASIC で構成されるコンピュータやネットワーク システム、カスタムおよびセミカスタム回路から非常に複雑なマイクロプロセッサに至るまで、実際の製品を検証するために Sun、NEC、Cisco などで広く使用されています。 Vera 検証システムの基本的な考え方は、柔軟な自己チェック テスト ベクトルを生成し、それをテストベンチに組み込んで、設計された回路を可能な限り完全にテストすることです。 Vera は、あらゆるレベルの機能検証向けに設計されており、設計環境との緊密な統合、ヒューリスティックかつ完全にランダムなテスト、データとプロトコルのモデリング、および機能コード カバレッジ分析を特徴としています。

VCS

VCS は、OVI 標準の Verilog HDL、PLI、および SDF を完全にサポートするコンパイル済み Verilog シミュレータです。 VCS は業界最高のシミュレーション パフォーマンスを備え、1,000 万ゲートの ASIC 設計をサポートできる優れたメモリ管理機能を備えており、そのシミュレーション精度はディープ サブミクロンの ASIC サインオフの要件を完全に満たしています。 メトリクス駆動型アルゴリズムとイベント駆動型アルゴリズムを組み合わせた VCS は、高性能、大規模、高精度を特徴としており、動作レベルから RTL からサインオフまでのさまざまな段階に適しています。 VCS は、すべてのカバレッジ テスト機能を CoverMeter に統合し、VeraLite や CycleC などのインテリジェントな検証方法を提供します。 VCS と Scirocco は、混合言語エミュレーションもサポートしています。 VCS と Scirocco はどちらも Virsim グラフィカル ユーザー インターフェイスを統合しており、シミュレーション結果の対話と後処理分析を提供します。

パワーコンパイラ

Power Compiler は、シンプルな電力最適化機能を提供します。これにより、デザインの消費電力を自動的に最小限に抑え、合成前に電力見積もりを行うことができるため、設計者は電力配分を適切に計画し、低電力設計を短時間で完了できます。 デザイン コンパイラ/物理コンパイラに組み込まれた Power Compiler は、タイミング、消費電力、面積を同時に最適化できる業界で唯一の包括的なツールです。

免責事項: この記事は「Da ying Blue Ocean Technology」から転載されたものです。この記事は著者の個人的な見解のみを表しており、Sakwei および業界の見解を表すものではありません。転載および共有し、知的財産権の保護をサポートするためにのみ使用してください。元の情報源と作者を示します。侵害がある場合は、削除するためにご連絡ください。