(Nasdaq: SNPS) is een toonaangevende leverancier van softwaretools voor elektronische ontwerpautomatisering (EDA) voor het ontwerpen van geïntegreerde schakelingen wereldwijd. Het bieden van een geavanceerd IC-ontwerp- en validatieplatform voor de mondiale elektronicamarkt, gericht op de ontwikkeling van complexe systemen op chip (SoC). Synopsys biedt ook diensten op het gebied van intellectueel eigendom en ontwerp die het ontwerpproces vereenvoudigen en producten sneller op de markt brengen.

De bedrijfsgrootte

Synopsys heeft zijn hoofdkantoor in Mountain View, Californië, en heeft meer dan 60 kantoren in Noord-Amerika, Europa en Azië.

Sinds Synopsys in 1995 de Chinese markt betrad, heeft het zich toegewijd aan het versnellen van de ontwikkeling van de IC-ontwerpindustrie in China. Ons team en bedrijf in China hebben een gezonde groei gehandhaafd. De afgelopen vier jaar is de omzet van Synopsys in China met gemiddeld 70% gegroeid.

De overname van Avant! Sindsdien is Synopsys uitgegroeid tot een toonaangevende EDA-toolleverancier van complete IC-ontwerpoplossingen voor zowel front- als backend. Dit is ook de eerste keer in de geschiedenis van EDA dat één enkel EDA-bedrijf de beste front-end- en back-end-ontwerptools uit de sector heeft geïntegreerd. In China heeft Synopsys twee R&D-centra opgericht in Shanghai en Beijing, waar meer dan 200 R&D-medewerkers zijn geïntegreerd. Synopsys Chinese ontwikkelaars werken met ons hoofdkantoor samen om nieuwe ontwerptools te ontwikkelen voor IC-ontwerpingenieurs over de hele wereld en blijven diepgaande ondersteuning bieden aan de Chinese IC-ontwerpindustrie. Dit is Synopsys' grootste faciliteit voor IC-ontwerptools buiten de Verenigde Staten. Daarom is China een van de mondiale onderzoeks- en ontwikkelingscentra voor IC-ontwerptools geworden.

Door samen te werken met een strategische partner in China is Synopsys niet langer een upstream-toolleverancier, maar een actieve facilitator van de industriële keten geworden. Door samenwerking met het "863"-programma van het Ministerie van Wetenschap en Technologie biedt Synopsys een gestandaardiseerde geavanceerde IC-ontwerpomgeving voor zeven nationale IC-industrialisatiebases; Door samenwerking met de Chinese Academie van Wetenschappen en toonaangevende universiteiten onderzoek en talenttraining in China ondersteunen om IC-ontwerpmethoden te ontwikkelen op basis van processen van 0.13 micron en lager; Via het gezamenlijke project "COMIP" met Datang Group de industrialisatie van tD-SCDMA-technologie bevorderen, de derde generatie mobiele communicatie met onafhankelijke intellectuele eigendomsrechten in China; Door samen te werken met SMIC en andere lokale IC Foundry om het referentieontwerpproces te ontwikkelen, is het voor lokale ontwerpbedrijven handig om wafers te produceren.

Tegelijkertijd zet Synopsys zich in voor het aannemen en opleiden van lokaal talent, het opzetten van een professioneel en kwalitatief hoogstaand marketing- en verkoopteam, het reguleren van het verkoopgedrag op de binnenlandse EDA-markt, het opzetten van het beste technische ondersteuningsteam in China, het vestigen van de Chinese klant after-sales service-ondersteuningscentrum en de eerste 800 hotline voor technische ondersteuning in de binnenlandse EDA-industrie. Voor Chinese gebruikers en andere gebruikers in de wereld om synchronisatie of zelfs betere technische serviceondersteuning te bieden.

Synopsys streeft ernaar om samen met de Chinese IC-industrie te ontwikkelen. Ongeacht de turbulente veranderingen in de Chinese IC-ontwerpindustrie van de afgelopen jaren, heeft dit de vastberadenheid van gemeenschappelijke ontwikkeling nooit aan het wankelen gebracht. Synopsys is het enige EDA-bedrijf dat de afgelopen acht jaar consequent direct technisch promotieadvies, diensten en ondersteuning heeft geboden aan Chinese gebruikers. In China zijn er vier vertegenwoordigingskantoren in Beijing, Shanghai, Hong Kong en Shenzhen, die verantwoordelijk zijn voor marktontwikkeling, verkoop, technische ondersteuning, enz., met in totaal 50 mensen. En heeft twee R&D-centra in Shanghai en Beijing, meer dan 200 EDA-tool R&D-personeel.

De hoofdactiviteit van Synopsys in China is ook verschoven van het promoten van EDA-instrumenten naar het leveren van op maat gemaakte oplossingen op basis van overleg en waardecreatie.

China is ook uitgegroeid van een EDA-verkoopafdeling tot een hightechbedrijf met bedrijfsadvies, technische ondersteuning en ontwikkeling van IC-ontwerptools, geworteld in de Chinese IC-industrie.

De belangrijkste producten

Astro

Astro is de ontwerpomgeving van Synopsys voor ontwerpoptimalisatie, lay-out en bedrading voor ultradiepe submicron IC-ontwerpen. Astro kan voldoen aan de technische en technische vereisten van 50 miljoen poorten, klokfrequentie GHz, SoC-ontwerpen geproduceerd in proceslijnen van 0.10 en lager. De hoogwaardige optimalisatie- en lay-outmogelijkheden van Astro zijn grotendeels te danken aan de twee nieuwste technologieën die Synopsys erin heeft geïntegreerd: de PhySiSys- en Milkyway DUO-architecturen.

DFT

DFT Compiler biedt originele "test synthese once" -technieken en -oplossingen. Het kan worden geïntegreerd met de Design Compiler- en Physical Compiler-productenfamilie en omvat krachtige scan- en testbaarheidstechnieken voor ontwerpanalyse, synthese en validatie. Met DFT Compiler kunnen ontwerpers snel en gemakkelijk testanalyses van hoge kwaliteit realiseren in een vroeg stadium van het ontwerpproces, zodat tegelijkertijd aan zowel de timingvereisten als de testdekkingsvereisten wordt voldaan. DFT Compiler ondersteunt ook het controleren van scantestontwerpregels op RTL- en poortniveau, het invoegen en optimaliseren van een scanketen gegeven beperkingen, en de analyse van de foutdekking.

TetraMAX

TetraMAX ATPG is de krachtigste en meest gebruiksvriendelijke tool voor het automatisch genereren van testvectoren in de sector. Voor verschillende ontwerpen kan TetraMAX in de kortst mogelijke tijd de kleinste set testvectoren met de hoogste foutdekking genereren. TetraMAX ondersteunt volledige en onvolledige scanontwerpen, evenals mogelijkheden voor foutsimulatie en -analyse.

Vera

Het Vera-verificatiesysteem komt tegemoet aan de behoefte aan verificatie en maakt efficiënte, intelligente functionele verificatie op hoog niveau mogelijk. Vera-verificatiesystemen worden op grote schaal gebruikt door Sun, NEC, Cisco en anderen om hun daadwerkelijke producten te verifiëren, van enkele ASIcs tot computers en netwerksystemen die zijn samengesteld uit meerdere ASIcs, van aangepaste en semi-aangepaste circuits tot zeer complexe microprocessors. Het basisidee van het Vera-verificatiesysteem is het genereren van flexibele en zelfcontrolerende testvectoren, die vervolgens worden gecombineerd tot een testbank om het ontworpen circuit zo volledig mogelijk te testen. Vera is ontworpen voor alle niveaus van functionele verificatie en biedt een nauwe integratie met de ontwerpomgeving, heuristische en volledig willekeurige tests, data- en protocolmodellering en functionele codedekkingsanalyse.

VCS

VCS is een gecompileerde Verilog-simulator die Verilog HDL, PLI en SDF van OVI-standaarden volledig ondersteunt. De VCS heeft de hoogste simulatieprestaties in de branche, met uitstekende geheugenbeheermogelijkheden die ASIC-ontwerpen van tien miljoen poorten kunnen ondersteunen, en de simulatienauwkeurigheid voldoet volledig aan de vereisten van diepe submicron ASIC Sign-off. VCS is een combinatie van metrische en gebeurtenisgestuurde algoritmen en wordt gekenmerkt door hoge prestaties, grote schaal en hoge precisie. Het is geschikt voor verschillende stadia, van gedragsniveau, RTL tot afmelding. VCS heeft alle dekkingstestfuncties in CoverMeter geïntegreerd en biedt intelligente verificatiemethoden zoals VeraLite en CycleC. VCS en Scirocco ondersteunen ook emulatie in gemengde talen. Zowel VCS als Scirocco integreren de grafische gebruikersinterface van Virsim, die interactie en naverwerkingsanalyse van simulatieresultaten biedt.

Krachtcompiler

Power Compiler biedt eenvoudige mogelijkheden voor energieoptimalisatie, die automatisch het stroomverbruik van het ontwerp kunnen minimaliseren en een stroomschatting kunnen geven vóór de synthese, zodat ontwerpers de stroomverdeling beter kunnen plannen en een ontwerp met laag energieverbruik in korte tijd kunnen voltooien. Power Compiler, ingebed in Design Compiler/Physical Compiler, is de enige uitgebreide tool in de branche die tegelijkertijd de timing, het energieverbruik en de oppervlakte kan optimaliseren.

Disclaimer: dit artikel is een herdruk van "Da Yin Blue Ocean Technology", dit artikel vertegenwoordigt alleen de persoonlijke mening van de auteur, vertegenwoordigt niet de mening van Sakwei en de industrie, alleen om te herdrukken en te delen, ter ondersteuning van de bescherming van intellectuele eigendomsrechten, alstublieft geef de originele bron en auteur aan. Als er sprake is van inbreuk, neem dan contact met ons op om deze te verwijderen.