(Nasdaq: SNPS) ist ein weltweit führender Anbieter von EDA-Softwaretools (Electronic Design Automation) für das Design integrierter Schaltkreise. Bereitstellung einer fortschrittlichen IC-Design- und Validierungsplattform für den globalen Elektronikmarkt, die sich der Entwicklung komplexer System-on-Chip (SoC) widmet. Synopsys bietet außerdem geistiges Eigentum und Designdienstleistungen an, die den Designprozess vereinfachen und die Markteinführung von Produkten beschleunigen.

Die Unternehmensgröße

Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und verfügt über mehr als 60 Niederlassungen in Nordamerika, Europa und Asien.

Seit dem Eintritt in den chinesischen Markt im Jahr 1995 hat sich Synopsys der Beschleunigung der Entwicklung der IC-Designbranche in China verschrieben. Unser Team und unser Geschäft in China sind weiterhin gesund gewachsen. In den letzten vier Jahren ist der Umsatz von Synopsys in China um durchschnittlich 70 % gewachsen.

Die Übernahme von Avant! im Jahr 2002 Seitdem hat sich Synopsys zu einem führenden EDA-Tool-Anbieter kompletter IC-Designlösungen für Front- und Back-Ends entwickelt. Dies ist auch das erste Mal in der EDA-Geschichte, dass ein einzelnes EDA-Unternehmen die besten Front-End- und Back-End-Designtools der Branche integriert hat. In China hat Synopsys zwei Forschungs- und Entwicklungszentren in Shanghai und Peking eingerichtet, in denen mehr als 200 Forschungs- und Entwicklungsmitarbeiter beschäftigt sind. Die Entwickler von Synopsys China arbeiten mit unserem Hauptsitz zusammen, um neue Design-Tools für IC-Design-Ingenieure auf der ganzen Welt zu entwickeln und Chinas IC-Design-Industrie weiterhin umfassend zu unterstützen. Dies ist die größte Einrichtung für IC-Designtools von Synopsys außerhalb der USA. Daher hat sich China zu einem der globalen Forschungs- und Entwicklungszentren für IC-Designtools entwickelt.

Durch die Zusammenarbeit mit einem strategischen Partner in China hat sich Synopsys von einem vorgelagerten Werkzeuglieferanten zu einem aktiven Vermittler der Industriekette entwickelt. Durch die Zusammenarbeit mit dem „863“-Programm des Ministeriums für Wissenschaft und Technologie stellt Synopsys eine standardisierte, fortschrittliche IC-Designumgebung für sieben nationale IC-Industrialisierungsbasen bereit; Unterstützen Sie durch die Zusammenarbeit mit der Chinesischen Akademie der Wissenschaften und führenden Universitäten die Forschung und Talentausbildung in China, um IC-Designmethoden zu entwickeln, die auf Prozessen von 0.13 Mikron und darunter basieren. Durch das gemeinsame Projekt „COMIP“ mit der Datang Group die Industrialisierung der tD-SCDMA-Technologie fördern, die die dritte Generation der Mobilkommunikation mit unabhängigen Rechten an geistigem Eigentum in China darstellt; Durch die Zusammenarbeit mit SMIC und anderen lokalen IC-Gießereien zur Entwicklung des Referenzdesignprozesses ist es für lokale Designunternehmen einfacher, Wafer herzustellen.

Gleichzeitig engagiert sich Synopsys dafür, lokale Talente einzustellen und auszubilden, ein professionelles und hochwertiges Marketing- und Vertriebsteam aufzubauen, das Verkaufsverhalten auf dem heimischen EDA-Markt zu regulieren, das beste technische Support-Team in China aufzubauen und den chinesischen Kunden zu etablieren After-Sales-Service-Support-Center und die erste 800-Hotline für technischen Support in der heimischen EDA-Branche. Für chinesische Benutzer und andere Benutzer auf der Welt, um Synchronisierung oder noch besseren technischen Service-Support bereitzustellen.

Synopsys engagiert sich für die gemeinsame Entwicklung der chinesischen IC-Industrie. Ungeachtet der turbulenten Veränderungen in der chinesischen IC-Designbranche in den letzten Jahren hat sie nie die Entschlossenheit einer gemeinsamen Entwicklung erschüttert. Synopsys ist das einzige EDA-Unternehmen, das chinesischen Benutzern in den letzten acht Jahren kontinuierlich direkte Beratung, Dienstleistungen und Support für technische Werbung angeboten hat. In China gibt es vier Repräsentanzen in Peking, Shanghai, Hongkong und Shenzhen, die mit insgesamt 50 Mitarbeitern für Marktentwicklung, Vertrieb, technischen Support etc. zuständig sind. Und verfügt über zwei Forschungs- und Entwicklungszentren in Shanghai und Peking sowie mehr als 200 EDA-Werkzeug-Forschungs- und Entwicklungsmitarbeiter.

Auch das Hauptgeschäft von Synopsys in China hat sich von der Förderung von EDA-Tools hin zur Bereitstellung maßgeschneiderter Lösungen auf der Grundlage von Beratung und Wertschöpfung verlagert.

Synopsys China hat sich außerdem von einer EDA-Vertriebsniederlassung zu einem High-Tech-Unternehmen mit Unternehmensberatung, technischem Support und der Entwicklung von IC-Designtools entwickelt, die in der chinesischen IC-Industrie verwurzelt sind.

Die wichtigsten Produkte

Astro

Astro ist die Synopsys-Designumgebung für Designoptimierung, Layout und Verkabelung für ultratiefe Submikron-IC-Designs. Astro kann die technischen und technischen Anforderungen von SoC-Designs mit 50 Millionen Gates und einer Taktfrequenz von GHz erfüllen, die in Prozesslinien von 0.10 und darunter hergestellt werden. Die leistungsstarken Optimierungs- und Layoutfähigkeiten von Astro sind größtenteils auf die beiden neuesten Technologien zurückzuführen, die Synopsys in Astro integriert hat: die PhySiSys- und Milkyway DUO-Architekturen.

DFT

Der DFT Compiler bietet originelle Techniken und Lösungen für die einmalige Testsynthese. Es lässt sich in die Produktfamilien Design Compiler und Physical Compiler integrieren und umfasst leistungsstarke Scan- und Testbarkeitstechniken für Designanalyse, Synthese und Validierung. Mit dem DFT Compiler können Designer schnell und bequem hochwertige Testanalysen in der frühen Phase des Designprozesses durchführen und so sicherstellen, dass sowohl Zeitanforderungen als auch Anforderungen an die Testabdeckung gleichzeitig erfüllt werden. Der DFT-Compiler unterstützt außerdem die Überprüfung von Scan-Test-Designregeln auf RTL- und Gate-Ebene, das Einfügen und Optimieren von Scan-Ketten angesichts von Einschränkungen sowie die Analyse der Fehlerabdeckung.

TetraMAX

TetraMAX ATPG ist das branchenweit leistungsstärkste und benutzerfreundlichste Tool zur automatisierten Testvektorgenerierung. Für verschiedene Designs kann TetraMAX in kürzester Zeit den kleinsten Satz von Testvektoren mit der höchsten Fehlerabdeckung generieren. TetraMAX unterstützt vollständige und unvollständige Scan-Designs sowie Funktionen zur Fehlersimulation und -analyse.

Vera

Das Vera-Verifizierungssystem erfüllt den Verifizierungsbedarf und ermöglicht eine effiziente, intelligente Funktionsverifizierung auf hohem Niveau. Vera-Verifizierungssysteme werden von Sun, NEC, Cisco und anderen häufig zur Überprüfung ihrer tatsächlichen Produkte eingesetzt, von einzelnen ASIs bis hin zu Computern und Netzwerksystemen, die aus mehreren ASIs bestehen, von kundenspezifischen und halbkundenspezifischen Schaltkreisen bis hin zu hochkomplexen Mikroprozessoren. Die Grundidee des Vera-Verifizierungssystems besteht darin, flexible und selbstprüfende Testvektoren zu generieren, die dann in einem Prüfstand kombiniert werden, um die entworfene Schaltung so vollständig wie möglich zu testen. Vera ist für alle Ebenen der Funktionsüberprüfung konzipiert und bietet eine enge Integration in die Designumgebung, heuristische und vollständig zufällige Tests, Daten- und Protokollmodellierung sowie eine Analyse der funktionalen Codeabdeckung.

VCS

VCS ist ein kompilierter Verilog-Simulator, der Verilog HDL, PLI und SDF der OVI-Standards vollständig unterstützt. Das VCS verfügt über die höchste Simulationsleistung in der Branche, mit hervorragenden Speicherverwaltungsfähigkeiten, die zehn Millionen Gate-ASIC-Designs unterstützen können, und seine Simulationsgenauigkeit erfüllt vollständig die Anforderungen einer ASIC-Abzeichnung im tiefen Submikrometerbereich. Als Kombination aus metrikgesteuerten und ereignisgesteuerten Algorithmen zeichnet sich VCS durch hohe Leistung, großen Umfang und hohe Präzision aus und eignet sich für verschiedene Phasen von der Verhaltensebene über RTL bis hin zur Freigabe. VCS hat alle Coverage-Testfunktionen in CoverMeter integriert und bietet intelligente Verifizierungsmethoden wie VeraLite und CycleC. VCS und Scirocco unterstützen auch die Emulation gemischter Sprachen. Sowohl VCS als auch Scirocco integrieren die grafische Benutzeroberfläche von Virsim, die Interaktion und Nachbearbeitungsanalyse von Simulationsergebnissen ermöglicht.

Power-Compiler

Power Compiler bietet eine einfache Leistungsoptimierungsfunktion, die den Stromverbrauch des Designs automatisch minimieren und vor der Synthese eine Leistungsschätzung bereitstellen kann, sodass Designer die Energieverteilung besser planen und das Design mit geringem Stromverbrauch in kurzer Zeit fertigstellen können. Der Power Compiler ist in den Design Compiler/Physical Compiler eingebettet und das einzige umfassende Tool in der Branche, das gleichzeitig Timing, Stromverbrauch und Fläche optimieren kann.

Haftungsausschluss: Dieser Artikel ist ein Nachdruck aus „Da Yin Blue Ocean Technology“. Dieser Artikel gibt nur die persönlichen Ansichten des Autors wieder und stellt nicht die Ansichten von Sakwei und der Branche dar. Er dient nur zum Nachdrucken und Teilen und unterstützt bitte den Schutz der Rechte an geistigem Eigentum Geben Sie die Originalquelle und den Autor an. Wenn ein Verstoß vorliegt, kontaktieren Sie uns bitte, um ihn zu löschen.