Đường dây nóng dịch vụ
Nhà báo
Nhà báo
Thuật ngữ cơ bản của bao bì tiên tiến
2024-03-22
2813
Bao bì tiên tiến là điểm nhấn công nghệ lớn của kỷ nguyên "Hơn cả Moore". Khi việc thu nhỏ chip ngày càng trở nên khó khăn và tốn kém ở mỗi nút quy trình, các kỹ sư đang chọn đặt nhiều chip vào bao bì tiên tiến thay vì thu nhỏ thêm từng chip riêng lẻ. Bài viết này sẽ giới thiệu ngắn gọn về mười thuật ngữ phổ biến nhất trong công nghệ đóng gói tiên tiến.
Bao bì 2.5D
Đóng gói 2.5D là một cải tiến từ công nghệ đóng gói IC 2D truyền thống, cho phép định tuyến và sử dụng không gian tinh tế hơn. Trong bao bì 2.5D, các ngăn khuôn trần hoặc các vị trí cạnh nhau nằm trên một bộ chuyển đổi có các vias silicon xuyên silicon (TSV). Phần đế, là bộ chuyển tiếp, tạo điều kiện kết nối giữa các chip.
Bao bì 2.5D thường được sử dụng trong ASIC, FPGA, GPU và khối bộ nhớ cao cấp. Năm 2008, Xilinx chia FPGA lớn của mình thành bốn chip nhỏ hơn, hiệu suất cao hơn được kết nối thông qua một bộ chuyển đổi silicon. Điều này đánh dấu sự khởi đầu của bao bì 2.5D, sau này được áp dụng rộng rãi để tích hợp bộ xử lý Bộ nhớ băng thông cao (HBM).
Bao bì 3D
Trong bao bì vi mạch 3D, các khuôn logic xếp chồng lên nhau hoặc với các ngăn khuôn bộ nhớ mà không cần xây dựng Hệ thống trên chip (SoC) lớn. Các khuôn trần được kết nối với nhau thông qua một lớp xen kẽ hoạt động. Trong khi bao bì IC 2.5D sử dụng các va chạm dẫn điện hoặc TSV để xếp chồng các thành phần trên bộ chuyển đổi, thì bao bì IC 3D kết nối nhiều lớp tấm silicon với các thành phần hỗ trợ TSV.
Công nghệ TSV đóng vai trò là công nghệ quan trọng cho phép đóng gói vi mạch 2.5D và 3D, đồng thời ngành công nghiệp bán dẫn đã và đang sử dụng công nghệ HBM để sản xuất chip DRAM cho bao bì vi mạch 3D.
chiplet
Trong thư viện chiplet, có một loạt chip mô-đun có thể được tích hợp vào bao bì bằng công nghệ kết nối die-to-die. Chiplets đại diện cho một dạng đóng gói IC 3D khác, cho phép tích hợp không đồng nhất các thành phần CMOS và không phải CMOS. Nói cách khác, chúng là các SoC hệ thống trên chip (SoC) nhỏ hơn, được gọi là chiplets, chứ không phải là các SoC lớn trong gói.
Việc chia nhỏ các SoC lớn thành các chip nhỏ hơn mang lại năng suất cao hơn và chi phí thấp hơn so với các khuôn trần riêng lẻ. Chiplets cho phép các nhà thiết kế tận dụng nhiều IP khác nhau mà không bị hạn chế bởi các nút quy trình hoặc công nghệ sản xuất. Chúng có thể được chế tạo bằng nhiều loại vật liệu khác nhau, bao gồm silicon, thủy tinh và cán mỏng.
Bao bì quạt ra
Trong bao bì có quạt ra, các "kết nối" được xòe ra trên bề mặt chip để cung cấp nhiều I/O bên ngoài hơn. Nó sử dụng hợp chất đúc epoxy (EMC) để nhúng hoàn toàn các khuôn trần, loại bỏ các bước của quy trình như va chạm wafer, điền đầy, liên kết chip lật, làm sạch, phân phối đáy, xử lý và nhu cầu về lớp xen kẽ, giúp việc tích hợp không đồng nhất trở nên đơn giản hơn.
So với các loại đóng gói khác, công nghệ quạt ra cung cấp hệ số dạng nhỏ hơn với nhiều I/O hơn. Vào năm 2016, nó đã cho phép Apple tích hợp bộ xử lý ứng dụng 16 nanomet với DRAM di động bằng công nghệ đóng gói của TSMC vào một gói duy nhất dành cho iPhone 7, khẳng định mình là một công ty nổi bật về công nghệ.
Bao bì cấp wafer dạng quạt (FOWLP)
Công nghệ FOWLP là một cải tiến về đóng gói ở cấp độ wafer (WLP) cho phép nhiều kết nối bên ngoài hơn cho chip silicon. Nó liên quan đến việc nhúng chip vào hợp chất đúc epoxy, sau đó xây dựng lớp phân phối lại mật độ cao (RDL) trên bề mặt wafer và áp dụng các quả bóng hàn để tạo thành một wafer hoàn nguyên.
Thông thường, các tấm wafer đã qua xử lý trước tiên được cắt thành các khuôn trần riêng lẻ, sau đó được phân tán và đặt trên cấu trúc giá đỡ, với các khoảng trống được lấp đầy để tạo thành tấm wafer hoàn nguyên. FOWLP cung cấp một số lượng kết nối đáng kể giữa bao bì và bảng mạch ứng dụng, và do chất nền lớn hơn khuôn trần nên khoảng cách giữa các khuôn trần thực sự thoải mái hơn.
Tích hợp không đồng nhất
Tích hợp không đồng nhất bao gồm việc kết hợp các thành phần khác nhau được sản xuất riêng biệt thành một tổ hợp cấp cao hơn, từ đó nâng cao chức năng và cải thiện các đặc tính vận hành. Kết quả là, các nhà sản xuất linh kiện bán dẫn có thể tích hợp các thành phần chức năng bằng cách sử dụng các luồng quy trình khác nhau vào một thành phần duy nhất.
Tích hợp không đồng nhất tương tự như System-in-Package (SiP), nhưng thay vì tích hợp nhiều khuôn trần trên một đế duy nhất, nó liên quan đến việc tích hợp nhiều IP dưới dạng chiplet trên một đế duy nhất. Khái niệm cơ bản của tích hợp không đồng nhất là kết hợp nhiều thành phần với các chức năng khác nhau vào cùng một gói.
HBM
HBM là công nghệ bộ nhớ xếp chồng được tiêu chuẩn hóa, cung cấp các kênh băng thông cao cho dữ liệu trong ngăn xếp và giữa các thành phần bộ nhớ và logic. Gói HBM xếp chồng bộ nhớ lại với nhau và kết nối chúng thông qua TSV để tạo ra nhiều I/O và băng thông hơn.
HBM, một tiêu chuẩn JEDEC, tích hợp theo chiều dọc nhiều lớp thành phần DRAM trong gói cùng với bộ xử lý ứng dụng, GPU và SoC. HBM chủ yếu được triển khai dưới dạng đóng gói 2.5D cho các máy chủ và chip mạng cao cấp. Phiên bản mới nhất, HBM2, giải quyết các hạn chế về dung lượng và tốc độ xung nhịp được thấy trong phiên bản HBM ban đầu.
xen kẽ
Bộ chuyển mạch là một ống dẫn để truyền tín hiệu điện giữa nhiều khuôn chip hoặc bảng mạch trong một gói. Nó đóng vai trò là giao diện điện giữa các ổ cắm hoặc đầu nối, cho phép tín hiệu truyền đi khoảng cách xa hơn và kết nối với các ổ cắm khác trên bo mạch.
Bộ chuyển đổi có thể được làm bằng silicon hoặc vật liệu hữu cơ, đóng vai trò là cầu nối giữa nhiều khuôn chip và bảng mạch. Bộ chuyển đổi silicon là công nghệ đã được chứng minh nhờ khả năng hình thành I/O và TSV mật độ cao, đóng vai trò quan trọng trong việc đóng gói chip IC 2.5D và 3D.
Lớp phân phối lại
Lớp phân phối lại bao gồm các kết nối hoặc dấu vết bằng đồng được sử dụng để thiết lập kết nối điện giữa các phần khác nhau của gói. Nó là một lớp điện môi kim loại hoặc polyme cao cấp cho phép các khuôn trần được xếp chồng lên nhau trong gói, làm giảm bước I/O của các cụm chip lớn. Lớp phân phối lại đã trở thành một phần không thể thiếu của các giải pháp đóng gói 2.5D và 3D, cho phép các chip trên đó giao tiếp với nhau thông qua bộ chuyển đổi.
Thông qua silicon (TSV)
TSV là công nghệ hỗ trợ quan trọng cho các giải pháp đóng gói 2.5D và 3D, liên quan đến việc đổ đồng vào các tấm bán dẫn để cung cấp các kết nối theo chiều dọc thông qua các tấm bán dẫn silicon trần. Nó đi qua toàn bộ con chip để tạo điều kiện cho các kết nối điện, tạo ra đường đi ngắn nhất từ bên này sang bên kia của chip.
Quá trình này bao gồm việc khắc các lỗ xuyên qua hoặc khoang từ mặt trước của tấm bán dẫn đến một độ sâu nhất định, cách điện chúng và lấp đầy chúng bằng vật liệu dẫn điện (thường là đồng). Sau khi chế tạo chip, tấm bán dẫn được làm mỏng từ mặt sau để lộ ra Vias xuyên silicon và kim loại lắng đọng ở mặt sau của tấm bán dẫn, hoàn thiện các kết nối TSV.
Bao bì 2.5D
Đóng gói 2.5D là một cải tiến từ công nghệ đóng gói IC 2D truyền thống, cho phép định tuyến và sử dụng không gian tinh tế hơn. Trong bao bì 2.5D, các ngăn khuôn trần hoặc các vị trí cạnh nhau nằm trên một bộ chuyển đổi có các vias silicon xuyên silicon (TSV). Phần đế, là bộ chuyển tiếp, tạo điều kiện kết nối giữa các chip.
Bao bì 2.5D thường được sử dụng trong ASIC, FPGA, GPU và khối bộ nhớ cao cấp. Năm 2008, Xilinx chia FPGA lớn của mình thành bốn chip nhỏ hơn, hiệu suất cao hơn được kết nối thông qua một bộ chuyển đổi silicon. Điều này đánh dấu sự khởi đầu của bao bì 2.5D, sau này được áp dụng rộng rãi để tích hợp bộ xử lý Bộ nhớ băng thông cao (HBM).
Sơ đồ đóng gói 2.5D
Bao bì 3D
Trong bao bì vi mạch 3D, các khuôn logic xếp chồng lên nhau hoặc với các ngăn khuôn bộ nhớ mà không cần xây dựng Hệ thống trên chip (SoC) lớn. Các khuôn trần được kết nối với nhau thông qua một lớp xen kẽ hoạt động. Trong khi bao bì IC 2.5D sử dụng các va chạm dẫn điện hoặc TSV để xếp chồng các thành phần trên bộ chuyển đổi, thì bao bì IC 3D kết nối nhiều lớp tấm silicon với các thành phần hỗ trợ TSV.
Công nghệ TSV đóng vai trò là công nghệ quan trọng cho phép đóng gói vi mạch 2.5D và 3D, đồng thời ngành công nghiệp bán dẫn đã và đang sử dụng công nghệ HBM để sản xuất chip DRAM cho bao bì vi mạch 3D.
Từ góc nhìn mặt cắt ngang của bao bì 3D, có thể thấy rằng sự kết nối theo chiều dọc giữa các chip silicon đạt được thông qua TSV đồng kim loại.
chiplet
Trong thư viện chiplet, có một loạt chip mô-đun có thể được tích hợp vào bao bì bằng công nghệ kết nối die-to-die. Chiplets đại diện cho một dạng đóng gói IC 3D khác, cho phép tích hợp không đồng nhất các thành phần CMOS và không phải CMOS. Nói cách khác, chúng là các SoC hệ thống trên chip (SoC) nhỏ hơn, được gọi là chiplets, chứ không phải là các SoC lớn trong gói.
Việc chia nhỏ các SoC lớn thành các chip nhỏ hơn mang lại năng suất cao hơn và chi phí thấp hơn so với các khuôn trần riêng lẻ. Chiplets cho phép các nhà thiết kế tận dụng nhiều IP khác nhau mà không bị hạn chế bởi các nút quy trình hoặc công nghệ sản xuất. Chúng có thể được chế tạo bằng nhiều loại vật liệu khác nhau, bao gồm silicon, thủy tinh và cán mỏng.
Một hệ thống dựa trên Chiplet bao gồm nhiều chiplet trên một lớp interposer
Bao bì quạt ra
Trong bao bì có quạt ra, các "kết nối" được xòe ra trên bề mặt chip để cung cấp nhiều I/O bên ngoài hơn. Nó sử dụng hợp chất đúc epoxy (EMC) để nhúng hoàn toàn các khuôn trần, loại bỏ các bước của quy trình như va chạm wafer, điền đầy, liên kết chip lật, làm sạch, phân phối đáy, xử lý và nhu cầu về lớp xen kẽ, giúp việc tích hợp không đồng nhất trở nên đơn giản hơn.
So với các loại đóng gói khác, công nghệ quạt ra cung cấp hệ số dạng nhỏ hơn với nhiều I/O hơn. Vào năm 2016, nó đã cho phép Apple tích hợp bộ xử lý ứng dụng 16 nanomet với DRAM di động bằng công nghệ đóng gói của TSMC vào một gói duy nhất dành cho iPhone 7, khẳng định mình là một công ty nổi bật về công nghệ.
Bao bì quạt ra
Bao bì cấp wafer dạng quạt (FOWLP)
Công nghệ FOWLP là một cải tiến về đóng gói ở cấp độ wafer (WLP) cho phép nhiều kết nối bên ngoài hơn cho chip silicon. Nó liên quan đến việc nhúng chip vào hợp chất đúc epoxy, sau đó xây dựng lớp phân phối lại mật độ cao (RDL) trên bề mặt wafer và áp dụng các quả bóng hàn để tạo thành một wafer hoàn nguyên.
Thông thường, các tấm wafer đã qua xử lý trước tiên được cắt thành các khuôn trần riêng lẻ, sau đó được phân tán và đặt trên cấu trúc giá đỡ, với các khoảng trống được lấp đầy để tạo thành tấm wafer hoàn nguyên. FOWLP cung cấp một số lượng kết nối đáng kể giữa bao bì và bảng mạch ứng dụng, và do chất nền lớn hơn khuôn trần nên khoảng cách giữa các khuôn trần thực sự thoải mái hơn.
Bao bì quạt ra
Tích hợp không đồng nhất
Tích hợp không đồng nhất bao gồm việc kết hợp các thành phần khác nhau được sản xuất riêng biệt thành một tổ hợp cấp cao hơn, từ đó nâng cao chức năng và cải thiện các đặc tính vận hành. Kết quả là, các nhà sản xuất linh kiện bán dẫn có thể tích hợp các thành phần chức năng bằng cách sử dụng các luồng quy trình khác nhau vào một thành phần duy nhất.
Tích hợp không đồng nhất tương tự như System-in-Package (SiP), nhưng thay vì tích hợp nhiều khuôn trần trên một đế duy nhất, nó liên quan đến việc tích hợp nhiều IP dưới dạng chiplet trên một đế duy nhất. Khái niệm cơ bản của tích hợp không đồng nhất là kết hợp nhiều thành phần với các chức năng khác nhau vào cùng một gói.
Các khối xây dựng của công nghệ tích hợp không đồng nhất
HBM
HBM là công nghệ bộ nhớ xếp chồng được tiêu chuẩn hóa, cung cấp các kênh băng thông cao cho dữ liệu trong ngăn xếp và giữa các thành phần bộ nhớ và logic. Gói HBM xếp chồng bộ nhớ lại với nhau và kết nối chúng thông qua TSV để tạo ra nhiều I/O và băng thông hơn.
HBM, một tiêu chuẩn JEDEC, tích hợp theo chiều dọc nhiều lớp thành phần DRAM trong gói cùng với bộ xử lý ứng dụng, GPU và SoC. HBM chủ yếu được triển khai dưới dạng đóng gói 2.5D cho các máy chủ và chip mạng cao cấp. Phiên bản mới nhất, HBM2, giải quyết các hạn chế về dung lượng và tốc độ xung nhịp được thấy trong phiên bản HBM ban đầu.
HBM
xen kẽ
Bộ chuyển mạch là một ống dẫn để truyền tín hiệu điện giữa nhiều khuôn chip hoặc bảng mạch trong một gói. Nó đóng vai trò là giao diện điện giữa các ổ cắm hoặc đầu nối, cho phép tín hiệu truyền đi khoảng cách xa hơn và kết nối với các ổ cắm khác trên bo mạch.
Bộ chuyển đổi có thể được làm bằng silicon hoặc vật liệu hữu cơ, đóng vai trò là cầu nối giữa nhiều khuôn chip và bảng mạch. Bộ chuyển đổi silicon là công nghệ đã được chứng minh nhờ khả năng hình thành I/O và TSV mật độ cao, đóng vai trò quan trọng trong việc đóng gói chip IC 2.5D và 3D.
Triển khai điển hình của Interposer trong phân vùng hệ thống
Lớp phân phối lại
Lớp phân phối lại bao gồm các kết nối hoặc dấu vết bằng đồng được sử dụng để thiết lập kết nối điện giữa các phần khác nhau của gói. Nó là một lớp điện môi kim loại hoặc polyme cao cấp cho phép các khuôn trần được xếp chồng lên nhau trong gói, làm giảm bước I/O của các cụm chip lớn. Lớp phân phối lại đã trở thành một phần không thể thiếu của các giải pháp đóng gói 2.5D và 3D, cho phép các chip trên đó giao tiếp với nhau thông qua bộ chuyển đổi.
Bao bì tích hợp sử dụng lớp phân phối lại
Thông qua silicon (TSV)
TSV là công nghệ hỗ trợ quan trọng cho các giải pháp đóng gói 2.5D và 3D, liên quan đến việc đổ đồng vào các tấm bán dẫn để cung cấp các kết nối theo chiều dọc thông qua các tấm bán dẫn silicon trần. Nó đi qua toàn bộ con chip để tạo điều kiện cho các kết nối điện, tạo ra đường đi ngắn nhất từ bên này sang bên kia của chip.
Quá trình này bao gồm việc khắc các lỗ xuyên qua hoặc khoang từ mặt trước của tấm bán dẫn đến một độ sâu nhất định, cách điện chúng và lấp đầy chúng bằng vật liệu dẫn điện (thường là đồng). Sau khi chế tạo chip, tấm bán dẫn được làm mỏng từ mặt sau để lộ ra Vias xuyên silicon và kim loại lắng đọng ở mặt sau của tấm bán dẫn, hoàn thiện các kết nối TSV.
Trong bao bì TSV, chip DRAM được nối đất, xuyên thấu và kết nối với các điện cực
Khuyến nghị liên quan
粤公网安备44030002007346号