מוקד שירות
מְדוֹרַאי
מְדוֹרַאי
טרמינולוגיה בסיסית של אריזה מתקדמת
2024-03-22
2813
אריזה מתקדמת היא גולת הכותרת הטכנולוגית העיקרית של עידן "יותר ממור". ככל שהמזעור שבבים הופך למאתגר ויקר בכל צומת תהליך, מהנדסים בוחרים להכניס שבבים מרובים באריזה מתקדמת במקום לצמצם עוד יותר שבבים בודדים. מאמר זה יספק היכרות קצרה עם עשרת המונחים הנפוצים ביותר בטכנולוגיית אריזה מתקדמת.
אריזה 2.5D
אריזת 2.5D היא התקדמות מטכנולוגיית אריזת IC 2D מסורתית, המאפשרת ניתוב מעודן יותר וניצול מרחבי. באריזה של 2.5D, ערימות קוביות חשופות או מיקומים זה לצד זה יושבות על גבי מתקן עם חיבורי סיליקון דרך סיליקון (TSV). הבסיס, שהוא המחבר, מקל על הקישוריות בין השבבים.
אריזה 2.5D משמשת בדרך כלל ב-ASICs מתקדמים, FPGAs, GPUs וקוביות זיכרון. בשנת 2008, Xilinx חילקה את ה-FPGA הגדול שלה לארבעה שבבים קטנים יותר, בעלי תפוקה גבוהה יותר, המחוברים באמצעות מתערב סיליקון. זה סימן את תחילתה של אריזת 2.5D, מאוחר יותר אומצה נרחבת עבור שילוב מעבדי רוחב פס גבוה (HBM).
אריזה 3D
באריזת IC 3D, ערימות קוביות לוגיות יחד או עם ערימות קוביות זיכרון ללא צורך בבניית מערכת-על-שבב גדולה (SoC). הגושים החשופים מחוברים ביניהם באמצעות שכבת אינטרפוזיציה פעילה. בעוד אריזת IC 2.5D משתמשת בבליטות מוליכות או TSVs כדי לערום רכיבים על המשלב, אריזת IC 3D מחברת שכבות מרובות של פרוסות סיליקון עם רכיבים התומכים ב-TSV.
טכנולוגיית ה-TSV משמשת כטכנולוגיה המאפשרת חיונית באריזת IC 2.5D ותלת מימד, ותעשיית המוליכים למחצה משתמשת בטכנולוגיית HBM לייצור שבבי DRAM עבור אריזת IC תלת מימד.
צ'יפלט
בתוך ספריית השבבים, קיים מגוון של שבבים מודולריים הניתנים לשילוב באריזה באמצעות טכנולוגיית חיבור למות למות. שבבים מייצגים צורה נוספת של אריזת IC תלת מימדית, המאפשרת אינטגרציה הטרוגנית של רכיבי CMOS ורכיבים שאינם CMOS. במילים אחרות, מדובר ב-System-on-Chips (SoCs), הידועים כ-chiplets, יותר מאשר SoCs גדולים בתוך החבילה.
פירוק SoCs גדולים לשבבים קטנים יותר מציע תשואות גבוהות יותר ועלויות נמוכות יותר בהשוואה לקוביות חשופות בודדות. Chiplets מאפשרים למעצבים למנף כתובות IP שונות מבלי להיות מוגבלים על ידי צמתי תהליך או טכנולוגיות ייצור. ניתן לייצר אותם באמצעות מגוון חומרים, כולל סיליקון, זכוכית ולמינטים.
אריזה מאווררת
באריזת מאוורר, ה"חיבורים" מאווררים על פני השבב כדי לספק יותר קלט/פלט חיצוני. הוא משתמש בתרכובת יציקת אפוקסי (EMC) להטמעה מלאה של מתכות חשופות, תוך ביטול שלבי תהליך כגון חבטות פרוסות, מילוי תת-מילוי, הדבקת שבב הפוך, ניקוי, הוצאת תחתית, ריפוי והצורך בשכבת אינטרפוזיציה, מה שהופך את השילוב ההטרוגני לפשוט יותר.
בהשוואה לסוגי אריזה אחרים, טכנולוגיית ה-fan-out מציעה גורמי צורה קטנים יותר עם יותר קלט/פלט. בשנת 2016, היא אפשרה לאפל לשלב את מעבד היישומים שלה בגודל 16 ננומטר עם DRAM נייד באמצעות טכנולוגיית האריזה של TSMC לחבילה אחת עבור ה-iPhone 7, וביססה את עצמה כבולטת טכנולוגית.
אריזה ברמת רקיק מאוורר (FOWLP)
טכנולוגיית FOWLP היא שיפור באריזה ברמת רקיק (WLP) המאפשרת יותר חיבורים חיצוניים עבור שבבי סיליקון. זה כרוך בהטמעת השבב בתרכובת דפוס אפוקסי, ולאחר מכן בניית שכבת חלוקה מחדש בצפיפות גבוהה (RDL) על משטח הפרוסה והנחת כדורי הלחמה ליצירת רקיק משוחזר.
בדרך כלל, פרוסות מעובדות נחתכות תחילה לקוביות חשופות בודדות, אשר לאחר מכן מפוזרות ומניחות על מבנה מנשא, כאשר הרווחים ממולאים כדי ליצור את הפרוסה המחודשת. FOWLP מספק מספר לא מבוטל של חיבורים בין האריזה ללוח המעגלים של היישום, ומכיוון שהמצע גדול יותר מהתבנית החשופה, המרווח בין התבנית החשוף למעשה רגוע יותר.
אינטגרציה הטרוגנית
אינטגרציה הטרוגנית כוללת שילוב של רכיבים שונים המיוצרים בנפרד למכלול ברמה גבוהה יותר, ובכך לשפר את הפונקציונליות ולשפר את המאפיינים התפעוליים. כתוצאה מכך, יצרני רכיבי מוליכים למחצה יכולים לשלב רכיבים פונקציונליים באמצעות זרימות תהליכים שונות לרכיב בודד.
אינטגרציה הטרוגנית דומה ל-System-in-Package (SiP), אך במקום לשלב מספר קוביות חשופות על מצע בודד, היא כוללת שילוב של מספר כתובות IP בצורה של chiplets על מצע בודד. התפיסה הבסיסית של אינטגרציה הטרוגנית היא לשלב מספר רכיבים עם פונקציות שונות לאותה חבילה.
HBM
HBM היא טכנולוגיית זיכרון מוערם סטנדרטית המספקת ערוצים ברוחב פס גבוה עבור נתונים בתוך המחסנית ובין רכיבי זיכרון ולוגיקה. אריזה של HBM עורמת חומרי זיכרון יחד ומחברת אותם באמצעות TSVs כדי ליצור יותר I/Os ורוחב פס.
HBM, תקן JEDEC, משלב אנכית מספר שכבות של רכיבי DRAM בתוך החבילה לצד מעבדי יישומים, GPUs ו-SoCs. HBM מיושמת בעיקר בצורה של אריזה 2.5D עבור שרתים ושבבי רשת מתקדמים. הגרסה העדכנית ביותר, HBM2, מתייחסת למגבלות הקיבולת ומהירות השעון שנראו בגרסת HBM הראשונית.
מתערב
מנטר הוא צינור להעברת אותות חשמליים בין מספר קוביות שבבים או לוחות מעגלים בתוך חבילה. הוא משמש כממשק החשמלי בין שקעים או מחברים, ומאפשר לאותות לעבור מרחקים ארוכים יותר ולהתחבר לשקעים אחרים בלוח.
מתערבים יכולים להיות עשויים מסיליקון או מחומרים אורגניים, הפועלים כגשר בין מספר מתכות שבבים ומעגלים. מתערבי סיליקון הם טכנולוגיה מוכחת הידועה ביכולות יצירת I/O ו-TSV בצפיפות גבוהה, הממלאות תפקיד מכריע באריזת שבבי 2.5D ותלת מימד.
שכבת חלוקה מחדש
שכבת הפיזור מחדש מורכבת מחיבורי נחושת או עקבות המשמשים ליצירת חיבורים חשמליים בין חלקים שונים של החבילה. זוהי שכבה דיאלקטרית מתכת או גבוהה פולימר המאפשרת לערום מתכות חשופות באריזה, ומקטינה את גובה ה-I/O של מכלולי שבבים גדולים. שכבת הפיזור מחדש הפכה לחלק בלתי נפרד מפתרונות אריזה ב-2.5D ותלת-ממד, המאפשרת לשבבים שעליה לתקשר זה עם זה באמצעות ה-interposer.
דרך סיליקון ויה (TSV)
TSV היא טכנולוגיה המאפשרת מפתח עבור פתרונות אריזה 2.5D ותלת מימד, הכוללת מילוי של נחושת בפרוסות כדי לספק חיבורים אנכיים דרך פרוסות סיליקון חשופות. הוא חוצה את השבב כולו כדי להקל על חיבורים חשמליים, ויוצר את הדרך הקצרה ביותר מצד אחד של השבב לצד השני.
התהליך כולל חריטה של חורים או חללים מבפנים מהצד הקדמי של הפרוסה לעומק מסוים, בידודם ומילוים בחומר מוליך (בדרך כלל נחושת). לאחר ייצור השבב, הפרוסה מדללת מהצד האחורי כדי לחשוף את ה-Through-Silicon Vias ואת המתכת המופקדת על הצד האחורי של הפרוסה, ומשלים את חיבורי ה-TSV.
אריזה 2.5D
אריזת 2.5D היא התקדמות מטכנולוגיית אריזת IC 2D מסורתית, המאפשרת ניתוב מעודן יותר וניצול מרחבי. באריזה של 2.5D, ערימות קוביות חשופות או מיקומים זה לצד זה יושבות על גבי מתקן עם חיבורי סיליקון דרך סיליקון (TSV). הבסיס, שהוא המחבר, מקל על הקישוריות בין השבבים.
אריזה 2.5D משמשת בדרך כלל ב-ASICs מתקדמים, FPGAs, GPUs וקוביות זיכרון. בשנת 2008, Xilinx חילקה את ה-FPGA הגדול שלה לארבעה שבבים קטנים יותר, בעלי תפוקה גבוהה יותר, המחוברים באמצעות מתערב סיליקון. זה סימן את תחילתה של אריזת 2.5D, מאוחר יותר אומצה נרחבת עבור שילוב מעבדי רוחב פס גבוה (HBM).
דיאגרמת אריזה סכמטית 2.5D
אריזה 3D
באריזת IC 3D, ערימות קוביות לוגיות יחד או עם ערימות קוביות זיכרון ללא צורך בבניית מערכת-על-שבב גדולה (SoC). הגושים החשופים מחוברים ביניהם באמצעות שכבת אינטרפוזיציה פעילה. בעוד אריזת IC 2.5D משתמשת בבליטות מוליכות או TSVs כדי לערום רכיבים על המשלב, אריזת IC 3D מחברת שכבות מרובות של פרוסות סיליקון עם רכיבים התומכים ב-TSV.
טכנולוגיית ה-TSV משמשת כטכנולוגיה המאפשרת חיונית באריזת IC 2.5D ותלת מימד, ותעשיית המוליכים למחצה משתמשת בטכנולוגיית HBM לייצור שבבי DRAM עבור אריזת IC תלת מימד.
ממבט החתך של אריזות תלת מימד, ניתן לראות שהחיבור האנכי בין שבבי סיליקון מושג באמצעות TSVs נחושת מתכת.
צ'יפלט
בתוך ספריית השבבים, קיים מגוון של שבבים מודולריים הניתנים לשילוב באריזה באמצעות טכנולוגיית חיבור למות למות. שבבים מייצגים צורה נוספת של אריזת IC תלת מימדית, המאפשרת אינטגרציה הטרוגנית של רכיבי CMOS ורכיבים שאינם CMOS. במילים אחרות, מדובר ב-System-on-Chips (SoCs), הידועים כ-chiplets, יותר מאשר SoCs גדולים בתוך החבילה.
פירוק SoCs גדולים לשבבים קטנים יותר מציע תשואות גבוהות יותר ועלויות נמוכות יותר בהשוואה לקוביות חשופות בודדות. Chiplets מאפשרים למעצבים למנף כתובות IP שונות מבלי להיות מוגבלים על ידי צמתי תהליך או טכנולוגיות ייצור. ניתן לייצר אותם באמצעות מגוון חומרים, כולל סיליקון, זכוכית ולמינטים.
מערכת מבוססת Chiplet מורכבת ממספר צ'יפלטים על שכבת אינטרפוזיציה
אריזה מאווררת
באריזת מאוורר, ה"חיבורים" מאווררים על פני השבב כדי לספק יותר קלט/פלט חיצוני. הוא משתמש בתרכובת יציקת אפוקסי (EMC) להטמעה מלאה של מתכות חשופות, תוך ביטול שלבי תהליך כגון חבטות פרוסות, מילוי תת-מילוי, הדבקת שבב הפוך, ניקוי, הוצאת תחתית, ריפוי והצורך בשכבת אינטרפוזיציה, מה שהופך את השילוב ההטרוגני לפשוט יותר.
בהשוואה לסוגי אריזה אחרים, טכנולוגיית ה-fan-out מציעה גורמי צורה קטנים יותר עם יותר קלט/פלט. בשנת 2016, היא אפשרה לאפל לשלב את מעבד היישומים שלה בגודל 16 ננומטר עם DRAM נייד באמצעות טכנולוגיית האריזה של TSMC לחבילה אחת עבור ה-iPhone 7, וביססה את עצמה כבולטת טכנולוגית.
אריזה מאווררת
אריזה ברמת רקיק מאוורר (FOWLP)
טכנולוגיית FOWLP היא שיפור באריזה ברמת רקיק (WLP) המאפשרת יותר חיבורים חיצוניים עבור שבבי סיליקון. זה כרוך בהטמעת השבב בתרכובת דפוס אפוקסי, ולאחר מכן בניית שכבת חלוקה מחדש בצפיפות גבוהה (RDL) על משטח הפרוסה והנחת כדורי הלחמה ליצירת רקיק משוחזר.
בדרך כלל, פרוסות מעובדות נחתכות תחילה לקוביות חשופות בודדות, אשר לאחר מכן מפוזרות ומניחות על מבנה מנשא, כאשר הרווחים ממולאים כדי ליצור את הפרוסה המחודשת. FOWLP מספק מספר לא מבוטל של חיבורים בין האריזה ללוח המעגלים של היישום, ומכיוון שהמצע גדול יותר מהתבנית החשופה, המרווח בין התבנית החשוף למעשה רגוע יותר.
אריזה מאווררת
אינטגרציה הטרוגנית
אינטגרציה הטרוגנית כוללת שילוב של רכיבים שונים המיוצרים בנפרד למכלול ברמה גבוהה יותר, ובכך לשפר את הפונקציונליות ולשפר את המאפיינים התפעוליים. כתוצאה מכך, יצרני רכיבי מוליכים למחצה יכולים לשלב רכיבים פונקציונליים באמצעות זרימות תהליכים שונות לרכיב בודד.
אינטגרציה הטרוגנית דומה ל-System-in-Package (SiP), אך במקום לשלב מספר קוביות חשופות על מצע בודד, היא כוללת שילוב של מספר כתובות IP בצורה של chiplets על מצע בודד. התפיסה הבסיסית של אינטגרציה הטרוגנית היא לשלב מספר רכיבים עם פונקציות שונות לאותה חבילה.
אבני בניין של טכנולוגיות אינטגרציה הטרוגניות
HBM
HBM היא טכנולוגיית זיכרון מוערם סטנדרטית המספקת ערוצים ברוחב פס גבוה עבור נתונים בתוך המחסנית ובין רכיבי זיכרון ולוגיקה. אריזה של HBM עורמת חומרי זיכרון יחד ומחברת אותם באמצעות TSVs כדי ליצור יותר I/Os ורוחב פס.
HBM, תקן JEDEC, משלב אנכית מספר שכבות של רכיבי DRAM בתוך החבילה לצד מעבדי יישומים, GPUs ו-SoCs. HBM מיושמת בעיקר בצורה של אריזה 2.5D עבור שרתים ושבבי רשת מתקדמים. הגרסה העדכנית ביותר, HBM2, מתייחסת למגבלות הקיבולת ומהירות השעון שנראו בגרסת HBM הראשונית.
HBM
מתערב
מנטר הוא צינור להעברת אותות חשמליים בין מספר קוביות שבבים או לוחות מעגלים בתוך חבילה. הוא משמש כממשק החשמלי בין שקעים או מחברים, ומאפשר לאותות לעבור מרחקים ארוכים יותר ולהתחבר לשקעים אחרים בלוח.
מתערבים יכולים להיות עשויים מסיליקון או מחומרים אורגניים, הפועלים כגשר בין מספר מתכות שבבים ומעגלים. מתערבי סיליקון הם טכנולוגיה מוכחת הידועה ביכולות יצירת I/O ו-TSV בצפיפות גבוהה, הממלאות תפקיד מכריע באריזת שבבי 2.5D ותלת מימד.
יישומים אופייניים של Interposer בחלוקת מערכת
שכבת חלוקה מחדש
שכבת הפיזור מחדש מורכבת מחיבורי נחושת או עקבות המשמשים ליצירת חיבורים חשמליים בין חלקים שונים של החבילה. זוהי שכבה דיאלקטרית מתכת או גבוהה פולימר המאפשרת לערום מתכות חשופות באריזה, ומקטינה את גובה ה-I/O של מכלולי שבבים גדולים. שכבת הפיזור מחדש הפכה לחלק בלתי נפרד מפתרונות אריזה ב-2.5D ותלת-ממד, המאפשרת לשבבים שעליה לתקשר זה עם זה באמצעות ה-interposer.
אריזה משולבת באמצעות שכבת הפצה מחדש
דרך סיליקון ויה (TSV)
TSV היא טכנולוגיה המאפשרת מפתח עבור פתרונות אריזה 2.5D ותלת מימד, הכוללת מילוי של נחושת בפרוסות כדי לספק חיבורים אנכיים דרך פרוסות סיליקון חשופות. הוא חוצה את השבב כולו כדי להקל על חיבורים חשמליים, ויוצר את הדרך הקצרה ביותר מצד אחד של השבב לצד השני.
התהליך כולל חריטה של חורים או חללים מבפנים מהצד הקדמי של הפרוסה לעומק מסוים, בידודם ומילוים בחומר מוליך (בדרך כלל נחושת). לאחר ייצור השבב, הפרוסה מדללת מהצד האחורי כדי לחשוף את ה-Through-Silicon Vias ואת המתכת המופקדת על הצד האחורי של הפרוסה, ומשלים את חיבורי ה-TSV.
באריזת TSV, שבבי DRAM מוארקים, חודרים ומחוברים לאלקטרודות
המלצות קשורות
粤公网安备44030002007346号