خط تلفن خدمات
مقالهنویس
مقالهنویس
اصطلاحات اولیه بسته بندی پیشرفته
2024-03-22
2813
بسته بندی پیشرفته یکی از برجسته ترین ویژگی های تکنولوژیکی عصر "بیشتر از مور" است. از آنجایی که کوچک‌سازی تراشه در هر گره فرآیندی چالش‌برانگیزتر و پرهزینه‌تر می‌شود، مهندسان ترجیح می‌دهند به جای کوچک کردن بیشتر تراشه‌های جداگانه، چندین تراشه را در بسته‌بندی‌های پیشرفته قرار دهند. این مقاله به معرفی مختصری از ده اصطلاح رایج در فناوری بسته بندی پیشرفته می پردازد.
بسته بندی سه بعدی
بسته بندی 2.5 بعدی پیشرفتی از فناوری بسته بندی IC سنتی 2 بعدی است که امکان مسیریابی و استفاده فضایی دقیق تر را فراهم می کند. در بسته‌بندی 2.5 بعدی، پشته‌های قالب برهنه یا قرارگیری‌های کنار هم بر روی یک interposer با گذرگاه‌های سیلیکونی از طریق سیلیکون (TSV) قرار می‌گیرند. پایه، که interposer است، اتصال بین تراشه ها را تسهیل می کند.
بسته بندی 2.5 بعدی معمولاً در ASIC های پیشرفته، FPGA، GPU و مکعب های حافظه استفاده می شود. در سال 2008، Xilinx FPGA بزرگ خود را به چهار تراشه کوچکتر با بازدهی بالاتر تقسیم کرد که از طریق یک interposer سیلیکونی به هم متصل شدند. این نشان‌دهنده آغاز بسته‌بندی 2.5 بعدی بود که بعداً به طور گسترده برای ادغام پردازنده با حافظه پهنای باند بالا (HBM) مورد استفاده قرار گرفت.
بسته بندی 3 بعدی
در بسته بندی IC سه بعدی، قالب های منطقی با هم یا با پشته های قالب حافظه بدون نیاز به ساخت یک سیستم روی تراشه بزرگ (SoC) قرار می گیرند. قالب های برهنه از طریق یک لایه interposer فعال به هم متصل می شوند. در حالی که بسته‌بندی IC 3 بعدی از برجستگی‌های رسانا یا TSV برای روی هم قرار دادن اجزا بر روی interposer استفاده می‌کند، بسته‌بندی IC 2.5D چندین لایه از ویفرهای سیلیکونی را با اجزای دارای TSV متصل می‌کند.
فناوری TSV به عنوان یک فناوری فعال کننده حیاتی در بسته بندی آی سی های 2.5 بعدی و سه بعدی عمل می کند و صنعت نیمه هادی از فناوری HBM برای تولید تراشه های DRAM برای بسته بندی آی سی سه بعدی استفاده می کند.
چیپلت
در کتابخانه چیپلت، طیفی از تراشه‌های مدولار وجود دارد که می‌توانند با استفاده از فناوری اتصال به یکدیگر در بسته‌بندی ادغام شوند. تراشه‌ها شکل دیگری از بسته‌بندی IC سه بعدی را نشان می‌دهند که امکان ادغام ناهمگن اجزای CMOS و غیر CMOS را فراهم می‌کند. به عبارت دیگر، آنها به جای SoCهای بزرگ درون بسته، سیستم روی چیپ (SoC) کوچکتر هستند که به چیپلت معروف هستند.
شکستن SoC های بزرگ به تراشه های کوچکتر بازدهی بالاتر و هزینه های کمتری را در مقایسه با قالب های خالی ارائه می دهد. تراشه‌ها به طراحان اجازه می‌دهند تا از IPهای مختلف بدون محدود شدن توسط گره‌های فرآیند یا فناوری‌های تولیدی استفاده کنند. آنها را می توان با استفاده از مواد مختلف از جمله سیلیکون، شیشه و ورقه ورقه ساخت.
بسته بندی فن اوت
در بسته بندی فن-out، "اتصالات" روی سطح تراشه فن می شوند تا ورودی/خروجی خارجی بیشتری را ارائه دهند. از ترکیب قالب‌گیری اپوکسی (EMC) برای جاسازی کامل قالب‌های برهنه استفاده می‌کند و مراحل فرآیندی مانند برآمدگی ویفر، کم‌پر کردن، چسباندن تراشه‌های برگردان، تمیز کردن، توزیع پایین، پخت و نیاز به لایه درون‌پوزر را حذف می‌کند و یکپارچگی ناهمگن را ساده‌تر می‌کند.
در مقایسه با سایر انواع بسته‌بندی، فن‌آوری fan-out فاکتورهای شکل کوچک‌تری را با I/O بیشتر ارائه می‌دهد. در سال 2016، اپل را قادر ساخت تا پردازنده برنامه کاربردی 16 نانومتری خود را با DRAM تلفن همراه با استفاده از فناوری بسته‌بندی TSMC در یک بسته واحد برای آیفون 7 ادغام کند و خود را به عنوان یکی از برجسته‌ترین فناوری‌ها معرفی کند.
بسته بندی سطح ویفر فن-اوت (FOWLP)
فناوری FOWLP بهبود بسته بندی در سطح ویفر (WLP) است که اتصالات خارجی بیشتری را برای تراشه های سیلیکونی امکان پذیر می کند. این شامل قرار دادن تراشه در یک ترکیب قالب‌گیری اپوکسی، سپس ساخت یک لایه توزیع مجدد با چگالی بالا (RDL) روی سطح ویفر و استفاده از توپ‌های لحیم کاری برای تشکیل یک ویفر بازسازی شده است.
به طور معمول، ویفرهای فرآوری شده ابتدا به قالب های برهنه تکی تکه تکه می شوند، که سپس پراکنده می شوند و روی یک ساختار حامل قرار می گیرند، با شکاف هایی که برای تشکیل ویفر بازسازی شده پر می شوند. FOWLP تعداد قابل توجهی از اتصالات بین بسته بندی و برد مدار کاربردی را فراهم می کند، و چون بستر بزرگتر از قالب لخت است، فاصله قالب های برهنه در واقع راحت تر است.
ادغام ناهمگن
ادغام ناهمگن شامل ترکیب اجزای مختلف تولید شده به طور جداگانه در یک مجموعه سطح بالاتر است، در نتیجه عملکرد را بهبود می بخشد و ویژگی های عملیاتی را بهبود می بخشد. در نتیجه، سازندگان قطعات نیمه هادی می توانند اجزای عملکردی را با استفاده از جریان های فرآیندی مختلف در یک جزء واحد ادغام کنند.
ادغام ناهمگن شبیه System-in-Package (SiP) است، اما به جای ادغام چند قالب برهنه روی یک بستر واحد، شامل یکپارچه سازی IP های متعدد به شکل چیپلت ها بر روی یک بستر واحد است. مفهوم اساسی ادغام ناهمگن ترکیب چندین مؤلفه با عملکردهای مختلف در یک بسته است.
HBM
HBM یک فناوری حافظه انباشته استاندارد شده است که کانال های با پهنای باند بالا را برای داده های درون پشته و بین حافظه و اجزای منطقی فراهم می کند. بسته‌بندی HBM حافظه‌ها را روی هم قرار می‌دهد و آنها را از طریق TSV به هم متصل می‌کند تا I/O و پهنای باند بیشتری ایجاد کند.
HBM، یک استاندارد JEDEC، به صورت عمودی چندین لایه از اجزای DRAM را در داخل بسته در کنار پردازنده‌های برنامه، پردازنده‌های گرافیکی و SoCها یکپارچه می‌کند. HBM اساساً در قالب بسته بندی 2.5 بعدی برای سرورهای پیشرفته و تراشه های شبکه پیاده سازی می شود. آخرین نسخه، HBM2، محدودیت‌های ظرفیت و سرعت ساعت را که در نسخه اولیه HBM دیده می‌شود، برطرف می‌کند.
مداخله گر
اینترپوزر مجرای برای انتقال سیگنال های الکتریکی بین قالب های تراشه های متعدد یا بردهای مدار داخل یک بسته است. این به عنوان رابط الکتریکی بین سوکت ها یا کانکتورها عمل می کند و سیگنال ها را قادر می سازد مسافت های طولانی تری را طی کنند و به سایر سوکت های روی برد متصل شوند.
اینترپوزرها می توانند از سیلیکون یا مواد آلی ساخته شوند که به عنوان پل بین چند قالب تراشه و برد مدار عمل می کنند. اینترپوزرهای سیلیکونی یک فناوری اثبات شده هستند که به دلیل قابلیت‌های I/O و TSV با چگالی بالا شناخته می‌شوند و نقش مهمی در بسته‌بندی تراشه‌های IC 2.5D و 3D دارند.
لایه توزیع مجدد
لایه توزیع مجدد شامل اتصالات مسی یا آثاری است که برای برقراری اتصالات الکتریکی بین قسمت های مختلف بسته بندی استفاده می شود. این یک لایه دی الکتریک فلزی یا با پلیمر بالا است که اجازه می دهد تا قالب های برهنه در بسته قرار گیرند و گام ورودی/خروجی مجموعه های بزرگ تراشه را کاهش می دهد. لایه توزیع مجدد به بخشی جدایی ناپذیر از راه حل های بسته بندی 2.5 بعدی و سه بعدی تبدیل شده است و تراشه های روی آن را قادر می سازد تا از طریق interposer با یکدیگر ارتباط برقرار کنند.
از طریق سیلیکون از طریق (TSV)
TSV یک فناوری کلیدی برای راه‌حل‌های بسته‌بندی 2.5 بعدی و سه بعدی است که شامل پر کردن مس در ویفرها برای ایجاد اتصالات عمودی از طریق ویفرهای سیلیکونی خالی است. کل تراشه را برای تسهیل اتصالات الکتریکی طی می کند و کوتاه ترین مسیر را از یک طرف تراشه به سمت دیگر ایجاد می کند.
این فرآیند شامل حک کردن سوراخ‌ها یا حفره‌ها از سمت جلوی ویفر تا عمق معین، عایق‌سازی و پر کردن آنها با مواد رسانا (معمولاً مس) است. پس از ساخت تراشه، ویفر از قسمت پشتی نازک می شود تا Vias های Through-Silicon و فلزی که در پشت ویفر رسوب می کند، نمایان شود و اتصالات TSV تکمیل شود.
بسته بندی سه بعدی
بسته بندی 2.5 بعدی پیشرفتی از فناوری بسته بندی IC سنتی 2 بعدی است که امکان مسیریابی و استفاده فضایی دقیق تر را فراهم می کند. در بسته‌بندی 2.5 بعدی، پشته‌های قالب برهنه یا قرارگیری‌های کنار هم بر روی یک interposer با گذرگاه‌های سیلیکونی از طریق سیلیکون (TSV) قرار می‌گیرند. پایه، که interposer است، اتصال بین تراشه ها را تسهیل می کند.
بسته بندی 2.5 بعدی معمولاً در ASIC های پیشرفته، FPGA، GPU و مکعب های حافظه استفاده می شود. در سال 2008، Xilinx FPGA بزرگ خود را به چهار تراشه کوچکتر با بازدهی بالاتر تقسیم کرد که از طریق یک interposer سیلیکونی به هم متصل شدند. این نشان‌دهنده آغاز بسته‌بندی 2.5 بعدی بود که بعداً به طور گسترده برای ادغام پردازنده با حافظه پهنای باند بالا (HBM) مورد استفاده قرار گرفت.
نمودار شماتیک بسته بندی 2.5 بعدی
بسته بندی 3 بعدی
در بسته بندی IC سه بعدی، قالب های منطقی با هم یا با پشته های قالب حافظه بدون نیاز به ساخت یک سیستم روی تراشه بزرگ (SoC) قرار می گیرند. قالب های برهنه از طریق یک لایه interposer فعال به هم متصل می شوند. در حالی که بسته‌بندی IC 3 بعدی از برجستگی‌های رسانا یا TSV برای روی هم قرار دادن اجزا بر روی interposer استفاده می‌کند، بسته‌بندی IC 2.5D چندین لایه از ویفرهای سیلیکونی را با اجزای دارای TSV متصل می‌کند.
فناوری TSV به عنوان یک فناوری فعال کننده حیاتی در بسته بندی آی سی های 2.5 بعدی و سه بعدی عمل می کند و صنعت نیمه هادی از فناوری HBM برای تولید تراشه های DRAM برای بسته بندی آی سی سه بعدی استفاده می کند.
از نمای مقطعی بسته بندی سه بعدی، می توان مشاهده کرد که اتصال عمودی بین تراشه های سیلیکونی از طریق TSV های مسی فلزی حاصل می شود.
چیپلت
در کتابخانه چیپلت، طیفی از تراشه‌های مدولار وجود دارد که می‌توانند با استفاده از فناوری اتصال به یکدیگر در بسته‌بندی ادغام شوند. تراشه‌ها شکل دیگری از بسته‌بندی IC سه بعدی را نشان می‌دهند که امکان ادغام ناهمگن اجزای CMOS و غیر CMOS را فراهم می‌کند. به عبارت دیگر، آنها به جای SoCهای بزرگ درون بسته، سیستم روی چیپ (SoC) کوچکتر هستند که به چیپلت معروف هستند.
شکستن SoC های بزرگ به تراشه های کوچکتر بازدهی بالاتر و هزینه های کمتری را در مقایسه با قالب های خالی ارائه می دهد. تراشه‌ها به طراحان اجازه می‌دهند تا از IPهای مختلف بدون محدود شدن توسط گره‌های فرآیند یا فناوری‌های تولیدی استفاده کنند. آنها را می توان با استفاده از مواد مختلف از جمله سیلیکون، شیشه و ورقه ورقه ساخت.
یک سیستم مبتنی بر تراشه از چند تراشه بر روی یک لایه interposer تشکیل شده است
بسته بندی فن اوت
در بسته بندی فن-out، "اتصالات" روی سطح تراشه فن می شوند تا ورودی/خروجی خارجی بیشتری را ارائه دهند. از ترکیب قالب‌گیری اپوکسی (EMC) برای جاسازی کامل قالب‌های برهنه استفاده می‌کند و مراحل فرآیندی مانند برآمدگی ویفر، کم‌پر کردن، چسباندن تراشه‌های برگردان، تمیز کردن، توزیع پایین، پخت و نیاز به لایه درون‌پوزر را حذف می‌کند و یکپارچگی ناهمگن را ساده‌تر می‌کند.
در مقایسه با سایر انواع بسته‌بندی، فن‌آوری fan-out فاکتورهای شکل کوچک‌تری را با I/O بیشتر ارائه می‌دهد. در سال 2016، اپل را قادر ساخت تا پردازنده برنامه کاربردی 16 نانومتری خود را با DRAM تلفن همراه با استفاده از فناوری بسته‌بندی TSMC در یک بسته واحد برای آیفون 7 ادغام کند و خود را به عنوان یکی از برجسته‌ترین فناوری‌ها معرفی کند.
بسته بندی فن اوت
بسته بندی سطح ویفر فن-اوت (FOWLP)
فناوری FOWLP بهبود بسته بندی در سطح ویفر (WLP) است که اتصالات خارجی بیشتری را برای تراشه های سیلیکونی امکان پذیر می کند. این شامل قرار دادن تراشه در یک ترکیب قالب‌گیری اپوکسی، سپس ساخت یک لایه توزیع مجدد با چگالی بالا (RDL) روی سطح ویفر و استفاده از توپ‌های لحیم کاری برای تشکیل یک ویفر بازسازی شده است.
به طور معمول، ویفرهای فرآوری شده ابتدا به قالب های برهنه تکی تکه تکه می شوند، که سپس پراکنده می شوند و روی یک ساختار حامل قرار می گیرند، با شکاف هایی که برای تشکیل ویفر بازسازی شده پر می شوند. FOWLP تعداد قابل توجهی از اتصالات بین بسته بندی و برد مدار کاربردی را فراهم می کند، و چون بستر بزرگتر از قالب لخت است، فاصله قالب های برهنه در واقع راحت تر است.
بسته بندی فن اوت
ادغام ناهمگن
ادغام ناهمگن شامل ترکیب اجزای مختلف تولید شده به طور جداگانه در یک مجموعه سطح بالاتر است، در نتیجه عملکرد را بهبود می بخشد و ویژگی های عملیاتی را بهبود می بخشد. در نتیجه، سازندگان قطعات نیمه هادی می توانند اجزای عملکردی را با استفاده از جریان های فرآیندی مختلف در یک جزء واحد ادغام کنند.
ادغام ناهمگن شبیه System-in-Package (SiP) است، اما به جای ادغام چند قالب برهنه روی یک بستر واحد، شامل یکپارچه سازی IP های متعدد به شکل چیپلت ها بر روی یک بستر واحد است. مفهوم اساسی ادغام ناهمگن ترکیب چندین مؤلفه با عملکردهای مختلف در یک بسته است.
بلوک های ساختمان فن آوری های یکپارچه سازی ناهمگن
HBM
HBM یک فناوری حافظه انباشته استاندارد شده است که کانال های با پهنای باند بالا را برای داده های درون پشته و بین حافظه و اجزای منطقی فراهم می کند. بسته‌بندی HBM حافظه‌ها را روی هم قرار می‌دهد و آنها را از طریق TSV به هم متصل می‌کند تا I/O و پهنای باند بیشتری ایجاد کند.
HBM، یک استاندارد JEDEC، به صورت عمودی چندین لایه از اجزای DRAM را در داخل بسته در کنار پردازنده‌های برنامه، پردازنده‌های گرافیکی و SoCها یکپارچه می‌کند. HBM اساساً در قالب بسته بندی 2.5 بعدی برای سرورهای پیشرفته و تراشه های شبکه پیاده سازی می شود. آخرین نسخه، HBM2، محدودیت‌های ظرفیت و سرعت ساعت را که در نسخه اولیه HBM دیده می‌شود، برطرف می‌کند.
HBM
مداخله گر
اینترپوزر مجرای برای انتقال سیگنال های الکتریکی بین قالب های تراشه های متعدد یا بردهای مدار داخل یک بسته است. این به عنوان رابط الکتریکی بین سوکت ها یا کانکتورها عمل می کند و سیگنال ها را قادر می سازد مسافت های طولانی تری را طی کنند و به سایر سوکت های روی برد متصل شوند.
اینترپوزرها می توانند از سیلیکون یا مواد آلی ساخته شوند که به عنوان پل بین چند قالب تراشه و برد مدار عمل می کنند. اینترپوزرهای سیلیکونی یک فناوری اثبات شده هستند که به دلیل قابلیت‌های I/O و TSV با چگالی بالا شناخته می‌شوند و نقش مهمی در بسته‌بندی تراشه‌های IC 2.5D و 3D دارند.
پیاده سازی های معمولی Interposer در پارتیشن بندی سیستم
لایه توزیع مجدد
لایه توزیع مجدد شامل اتصالات مسی یا آثاری است که برای برقراری اتصالات الکتریکی بین قسمت های مختلف بسته بندی استفاده می شود. این یک لایه دی الکتریک فلزی یا با پلیمر بالا است که اجازه می دهد تا قالب های برهنه در بسته قرار گیرند و گام ورودی/خروجی مجموعه های بزرگ تراشه را کاهش می دهد. لایه توزیع مجدد به بخشی جدایی ناپذیر از راه حل های بسته بندی 2.5 بعدی و سه بعدی تبدیل شده است و تراشه های روی آن را قادر می سازد تا از طریق interposer با یکدیگر ارتباط برقرار کنند.
بسته بندی یکپارچه با استفاده از لایه توزیع مجدد
از طریق سیلیکون از طریق (TSV)
TSV یک فناوری کلیدی برای راه‌حل‌های بسته‌بندی 2.5 بعدی و سه بعدی است که شامل پر کردن مس در ویفرها برای ایجاد اتصالات عمودی از طریق ویفرهای سیلیکونی خالی است. کل تراشه را برای تسهیل اتصالات الکتریکی طی می کند و کوتاه ترین مسیر را از یک طرف تراشه به سمت دیگر ایجاد می کند.
این فرآیند شامل حک کردن سوراخ‌ها یا حفره‌ها از سمت جلوی ویفر تا عمق معین، عایق‌سازی و پر کردن آنها با مواد رسانا (معمولاً مس) است. پس از ساخت تراشه، ویفر از قسمت پشتی نازک می شود تا Vias های Through-Silicon و فلزی که در پشت ویفر رسوب می کند، نمایان شود و اتصالات TSV تکمیل شود.
در بسته بندی TSV، تراشه های DRAM به زمین، نفوذ و به الکترودها متصل می شوند
توصیه های مرتبط
粤公网安备44030002007346号