服務熱線
專欄作家
專欄作家
先進封裝的基本術語
2024-03-22
2813
先進封裝是「超越摩爾」時代的一大技術亮點。隨著晶片小型化在每個製程節點變得越來越具有挑戰性和成本越來越高，工程師選擇將多個晶片放入先進封裝中，而不是進一步縮小單一晶片。本文將簡要介紹先進封裝技術中最常見的十個術語。
2.5D包裝
2.5D 封裝是傳統 2D IC 封裝技術的進步，可實現更精細的佈線和空間利用。在 2.5D 封裝中，裸晶片堆疊或並排放置位於具有矽通孔 (TSV) 的中介層頂部。底座是中介層，有助於晶片之間的連接。
2.5D 封裝通常用於高階 ASIC、FPGA、GPU 和儲存立方體。 2008 年，Xilinx 將其大型 FPGA 細分為四個較小、產量較高的晶片，透過矽中介層連接。這標誌著 2.5D 封裝的開始，後來廣泛應用於高頻寬記憶體 (HBM) 處理器整合。
3D包裝
在 3D IC 封裝中，邏輯晶片堆疊在一起或與記憶體晶片堆疊在一起，而不需要建構大型晶片系統 (SoC)。裸晶片透過主動中介層互連。 2.5D IC 封裝利用導電凸塊或 TSV 將組件堆疊在中介層上，而 3D IC 封裝則將多層矽晶圓與支援 TSV 的組件連接起來。
TSV技術是2.5D和3D IC封裝的關鍵使能技術，半導體產業一直在使用HBM技術來生產用於3D IC封裝的DRAM晶片。
小芯片
在小晶片庫中，有一系列模組化晶片，可以使用晶片間互連技術整合到封裝中。小晶片代表了 3D IC 封裝的另一種形式，可實現 CMOS 和非 CMOS 元件的異質整合。換句話說，它們是較小的系統單晶片 (SoC)，稱為小晶片，而不是封裝內的大型 SoC。
與單一裸晶片相比，將大型 SoC 分解為更小的晶片可提供更高的產量和更低的成本。 Chiplet 允許設計人員利用各種 IP，而不受製程節點或製造技術的限制。它們可以使用多種材料製造，包括矽、玻璃和層壓板。
扇出型封裝
在扇出封裝中，「連接」在晶片表面呈現扇形展開，以提供更多的外部 I/O。它利用環氧模塑料(EMC) 完全嵌入裸晶片，消除了晶圓凸點、底部填充、倒裝晶片鍵合、清潔、底部點膠、固化等製程步驟，並且不需要中介層，使異構整合變得更加簡單。
與其他封裝類型相比，扇出技術提供較小的外形尺寸和更多的 I/O。 2016年，它使蘋果能夠利用台積電的封裝技術將其16奈米應用處理器與行動DRAM整合到iPhone 7的單一包裝中，從而奠定了自己在技術領域的領先地位。
扇出晶圓級封裝 (FOWLP)
FOWLP 技術是晶圓級封裝 (WLP) 的改進，可為矽晶片提供更多外部連接。它涉及將晶片嵌入環氧模塑料中，然後在晶圓表面建立高密度再分佈層（RDL）並應用焊球以形成重構晶圓。
通常，加工後的晶圓首先被切割成單獨的裸晶片，然後將其分散並放置在載體結構上，填充間隙以形成重構晶圓。 FOWLP 在封裝和應用電路板之間提供了大量的連接，並且由於基板比裸晶片更大，因此裸晶片的間距實際上更寬鬆。
異質集成
異質整合涉及將單獨製造的不同組件組合成更高級別的組件，從而增強功能並改善操作特性。因此，半導體元件製造商可以將使用不同製程的功能元件整合到單一元件中。
異質整合類似於系統級封裝 (SiP)，但它不是在單一基板上整合多個裸晶片，而是涉及在單一基板上以小晶片的形式整合多個 IP。異質整合的基本概念是將具有不同功能的多個元件組合到同一個套件中。
HBM
HBM 是一種標準化的堆疊記憶體技術，可為堆疊內以及記憶體和邏輯元件之間的資料提供高頻寬通道。 HBM 封裝將記憶體晶片堆疊在一起，並透過 TSV 連接它們，以創建更多 I/O 和頻寬。
HBM 是一種 JEDEC 標準，將多層 DRAM 元件與應用處理器、GPU 和 SoC 一起垂直整合在封裝內。 HBM主要以2.5D封裝的形式實現，適用於高階伺服器和網路晶片。最新版本 HBM2 解決了初始 HBM 版本中出現的容量和時脈速度限制。
中介層
內插器是用於在封裝內的多個晶片管芯或電路板之間傳輸電訊號的導管。它充當插座或連接器之間的電氣接口，使訊號能夠傳輸更遠的距離並連接到板上的其他插座。
中介層可以由矽或有機材料製成，可作為多個晶片管芯和電路板之間的橋樑。矽中介層是一項經過驗證的技術，以其高密度 I/O 和 TSV 形成能力而聞名，在 2.5D 和 3D IC 晶片封裝中發揮至關重要的作用。
重新分配層
重新分佈層由銅互連或跡線組成，用於在封裝的各個部分之間建立電氣連接。它是一種金屬或高分子介電層，允許將裸晶片堆疊在封裝中，從而減少大型晶片組件的 I/O 間距。重新分佈層已成為2.5D和3D封裝解決方案不可或缺的一部分，使其上的晶片能夠透過中介層相互通訊。
矽通孔 (TSV)
TSV 是 2.5D 和 3D 封裝解決方案的關鍵使能技術，涉及在晶圓中填充銅，以透過裸矽晶圓提供垂直互連。它穿過整個晶片以促進電氣連接，從而創建從晶片的一側到另一側的最短路徑。
該過程包括從晶圓正面蝕刻通孔或空腔至一定深度，將它們絕緣，並用導電材料（通常是銅）填充它們。晶片製造完成後，晶圓從背面減薄，露出矽通孔和沈積在晶圓背面的金屬，從而完成 TSV 互連。
2.5D包裝
2.5D 封裝是傳統 2D IC 封裝技術的進步，可實現更精細的佈線和空間利用。在 2.5D 封裝中，裸晶片堆疊或並排放置位於具有矽通孔 (TSV) 的中介層頂部。底座是中介層，有助於晶片之間的連接。
2.5D 封裝通常用於高階 ASIC、FPGA、GPU 和儲存立方體。 2008 年，Xilinx 將其大型 FPGA 細分為四個較小、產量較高的晶片，透過矽中介層連接。這標誌著 2.5D 封裝的開始，後來廣泛應用於高頻寬記憶體 (HBM) 處理器整合。
2.5D封裝示意圖
3D包裝
在 3D IC 封裝中，邏輯晶片堆疊在一起或與記憶體晶片堆疊在一起，而不需要建構大型晶片系統 (SoC)。裸晶片透過主動中介層互連。 2.5D IC 封裝利用導電凸塊或 TSV 將組件堆疊在中介層上，而 3D IC 封裝則將多層矽晶圓與支援 TSV 的組件連接起來。
TSV技術是2.5D和3D IC封裝的關鍵使能技術，半導體產業一直在使用HBM技術來生產用於3D IC封裝的DRAM晶片。
從3D封裝的剖面圖可以看出，矽晶片之間的垂直互連是透過金屬銅TSV實現的。
小芯片
在小晶片庫中，有一系列模組化晶片，可以使用晶片間互連技術整合到封裝中。小晶片代表了 3D IC 封裝的另一種形式，可實現 CMOS 和非 CMOS 元件的異質整合。換句話說，它們是較小的系統單晶片 (SoC)，稱為小晶片，而不是封裝內的大型 SoC。
與單一裸晶片相比，將大型 SoC 分解為更小的晶片可提供更高的產量和更低的成本。 Chiplet 允許設計人員利用各種 IP，而不受製程節點或製造技術的限制。它們可以使用多種材料製造，包括矽、玻璃和層壓板。
基於 Chiplet 的系統由中介層上的多個 Chiplet 組成
扇出型封裝
在扇出封裝中，「連接」在晶片表面呈現扇形展開，以提供更多的外部 I/O。它利用環氧模塑料(EMC) 完全嵌入裸晶片，消除了晶圓凸點、底部填充、倒裝晶片鍵合、清潔、底部點膠、固化等製程步驟，並且不需要中介層，使異構整合變得更加簡單。
與其他封裝類型相比，扇出技術提供較小的外形尺寸和更多的 I/O。 2016年，它使蘋果能夠利用台積電的封裝技術將其16奈米應用處理器與行動DRAM整合到iPhone 7的單一包裝中，從而奠定了自己在技術領域的領先地位。
扇出型封裝
扇出晶圓級封裝 (FOWLP)
FOWLP 技術是晶圓級封裝 (WLP) 的改進，可為矽晶片提供更多外部連接。它涉及將晶片嵌入環氧模塑料中，然後在晶圓表面建立高密度再分佈層（RDL）並應用焊球以形成重構晶圓。
通常，加工後的晶圓首先被切割成單獨的裸晶片，然後將其分散並放置在載體結構上，填充間隙以形成重構晶圓。 FOWLP 在封裝和應用電路板之間提供了大量的連接，並且由於基板比裸晶片更大，因此裸晶片的間距實際上更寬鬆。
扇出型封裝
異質集成
異質整合涉及將單獨製造的不同組件組合成更高級別的組件，從而增強功能並改善操作特性。因此，半導體元件製造商可以將使用不同製程的功能元件整合到單一元件中。
異質整合類似於系統級封裝 (SiP)，但它不是在單一基板上整合多個裸晶片，而是涉及在單一基板上以小晶片的形式整合多個 IP。異質整合的基本概念是將具有不同功能的多個元件組合到同一個套件中。
異質整合技術的建構模組
HBM
HBM 是一種標準化的堆疊記憶體技術，可為堆疊內以及記憶體和邏輯元件之間的資料提供高頻寬通道。 HBM 封裝將記憶體晶片堆疊在一起，並透過 TSV 連接它們，以創建更多 I/O 和頻寬。
HBM 是一種 JEDEC 標準，將多層 DRAM 元件與應用處理器、GPU 和 SoC 一起垂直整合在封裝內。 HBM主要以2.5D封裝的形式實現，適用於高階伺服器和網路晶片。最新版本 HBM2 解決了初始 HBM 版本中出現的容量和時脈速度限制。
HBM
中介層
內插器是用於在封裝內的多個晶片管芯或電路板之間傳輸電訊號的導管。它充當插座或連接器之間的電氣接口，使訊號能夠傳輸更遠的距離並連接到板上的其他插座。
中介層可以由矽或有機材料製成，可作為多個晶片管芯和電路板之間的橋樑。矽中介層是一項經過驗證的技術，以其高密度 I/O 和 TSV 形成能力而聞名，在 2.5D 和 3D IC 晶片封裝中發揮至關重要的作用。
Interposer在系統分區中的典型實現
重新分配層
重新分佈層由銅互連或跡線組成，用於在封裝的各個部分之間建立電氣連接。它是一種金屬或高分子介電層，允許將裸晶片堆疊在封裝中，從而減少大型晶片組件的 I/O 間距。重新分佈層已成為2.5D和3D封裝解決方案不可或缺的一部分，使其上的晶片能夠透過中介層相互通訊。
使用重新分佈層的整合封裝
矽通孔 (TSV)
TSV 是 2.5D 和 3D 封裝解決方案的關鍵使能技術，涉及在晶圓中填充銅，以透過裸矽晶圓提供垂直互連。它穿過整個晶片以促進電氣連接，從而創建從晶片的一側到另一側的最短路徑。
該過程包括從晶圓正面蝕刻通孔或空腔至一定深度，將它們絕緣，並用導電材料（通常是銅）填充它們。晶片製造完成後，晶圓從背面減薄，露出矽通孔和沈積在晶圓背面的金屬，從而完成 TSV 互連。
在TSV封裝中，DRAM晶片接地、穿透並連接到電極
相關推薦
粤公网安备44030002007346号