Hotline usługi
Felietonista
Felietonista
Podstawowa terminologia zaawansowanych opakowań
2024-03-22
2813
Zaawansowane opakowanie jest głównym osiągnięciem technologicznym ery „Więcej niż Moore”. Ponieważ miniaturyzacja chipów staje się coraz większym wyzwaniem i kosztowna w każdym węźle procesu, inżynierowie decydują się na umieszczenie wielu chipów w zaawansowanych opakowaniach zamiast dalszego zmniejszania pojedynczych chipów. W tym artykule znajdziesz krótkie wprowadzenie do dziesięciu najpopularniejszych terminów w zaawansowanej technologii pakowania.
Opakowania 2.5D
Pakowanie 2.5D stanowi postęp w stosunku do tradycyjnej technologii pakowania 2D IC, umożliwiając bardziej wyrafinowane wyznaczanie tras i wykorzystanie przestrzeni. W opakowaniach 2.5D stosy gołych matryc lub umieszczane obok siebie są umieszczane na szczycie przekładki z silikonowymi przelotkami przelotowymi (TSV). Baza będąca przekładką ułatwia łączność pomiędzy chipami.
Pakowanie 2.5D jest powszechnie stosowane w wysokiej klasy układach ASIC, FPGA, procesorach graficznych i kostkach pamięci. W 2008 roku firma Xilinx podzieliła swój duży układ FPGA na cztery mniejsze chipy o wyższej wydajności, połączone za pomocą krzemowego przekładki. Oznaczało to początek opakowań 2.5D, później powszechnie przyjętych do integracji procesorów High Bandwidth Memory (HBM).
Opakowania 3D
W opakowaniach 3D IC kości logiczne układają się razem lub ze stosami kości pamięci bez potrzeby konstruowania dużego układu System-on-Chip (SoC). Gołe matryce są połączone ze sobą poprzez aktywną warstwę przekładki. Podczas gdy opakowanie 2.5D IC wykorzystuje przewodzące uderzenia lub TSV do układania komponentów na przekładce, opakowanie 3D IC łączy wiele warstw płytek krzemowych z komponentami obsługującymi TSV.
Technologia TSV jest kluczową technologią umożliwiającą pakowanie układów scalonych 2.5D i 3D, a przemysł półprzewodników wykorzystuje technologię HBM do produkcji układów DRAM do opakowań układów scalonych 3D.
chipsy
W bibliotece chipletów znajduje się szereg modułowych chipów, które można zintegrować z opakowaniem za pomocą technologii połączeń typu die-to-die. Chiplety reprezentują inną formę pakowania układów scalonych 3D, umożliwiając heterogeniczną integrację komponentów CMOS i innych niż CMOS. Innymi słowy, są to mniejsze układy SoC, zwane chipletami, a nie duże układy SoC znajdujące się w pakiecie.
Podział dużych układów SoC na mniejsze chipy zapewnia wyższą wydajność i niższe koszty w porównaniu z pojedynczymi, gołymi matrycami. Chiplety umożliwiają projektantom wykorzystanie różnych adresów IP bez ograniczeń związanych z węzłami procesowymi lub technologiami produkcyjnymi. Można je wytwarzać przy użyciu różnych materiałów, w tym krzemu, szkła i laminatów.
Opakowanie typu Fan-Out
W opakowaniach typu fan-out „połączenia” są rozłożone na powierzchni chipa, aby zapewnić więcej zewnętrznych wejść/wyjść. Wykorzystuje epoksydową masę do formowania (EMC) do całkowitego osadzenia gołych matryc, eliminując etapy procesu, takie jak uderzanie wafla, niedopełnienie, łączenie typu flip-chip, czyszczenie, dozowanie od spodu, utwardzanie i konieczność stosowania warstwy przekładki, co ułatwia integrację heterogeniczną.
W porównaniu do innych typów opakowań, technologia fan-out oferuje mniejsze rozmiary i więcej wejść/wyjść. W 2016 roku umożliwiło Apple zintegrowanie 16-nanometrowego procesora aplikacyjnego z mobilną pamięcią DRAM przy użyciu technologii pakowania firmy TSMC w jednym pakiecie dla iPhone'a 7, zyskując tym samym pozycję technologiczną wyróżniającą się.
Opakowanie typu wafelek typu Fan-Out (FOWLP)
Technologia FOWLP stanowi ulepszenie w stosunku do opakowań na poziomie płytki (WLP), które umożliwia większą liczbę połączeń zewnętrznych dla chipów krzemowych. Polega na osadzeniu chipa w epoksydowej masie do formowania, następnie utworzeniu warstwy redystrybucyjnej o dużej gęstości (RDL) na powierzchni płytki i nałożeniu kulek lutowniczych w celu utworzenia odtworzonego płytki.
Zwykle przetworzone wafle są najpierw krojone w osobne, gołe matryce, które następnie są rozprowadzane i umieszczane na konstrukcji nośnej, z wypełnianymi szczelinami w celu utworzenia odtworzonego wafla. FOWLP zapewnia znaczną liczbę połączeń pomiędzy opakowaniem a płytką drukowaną aplikacji, a ponieważ podłoże jest większe niż goła matryca, odstępy między gołymi matrycami są w rzeczywistości bardziej swobodne.
Integracja heterogeniczna
Integracja heterogeniczna polega na łączeniu oddzielnie wytwarzanych różnych komponentów w zespół wyższego poziomu, zwiększając w ten sposób funkcjonalność i poprawiając charakterystykę operacyjną. W rezultacie producenci komponentów półprzewodnikowych mogą integrować komponenty funkcjonalne przy użyciu różnych przebiegów procesów w jeden komponent.
Integracja heterogeniczna jest podobna do integracji typu System-in-Package (SiP), ale zamiast integrować wiele gołych matryc na jednym podłożu, obejmuje integrację wielu adresów IP w postaci chipletów na jednym podłożu. Podstawową koncepcją integracji heterogenicznej jest połączenie wielu komponentów o różnych funkcjonalnościach w ten sam pakiet.
HBM
HBM to znormalizowana technologia pamięci stosowej, która zapewnia kanały o dużej przepustowości dla danych w obrębie stosu oraz pomiędzy pamięcią a komponentami logicznymi. Pakiety HBM układają razem kości pamięci i łączą je za pośrednictwem TSV, aby uzyskać więcej wejść/wyjść i przepustowość.
HBM, standard JEDEC, integruje pionowo wiele warstw komponentów DRAM w pakiecie wraz z procesorami aplikacyjnymi, procesorami graficznymi i układami SoC. HBM jest wdrażany głównie w formie opakowań 2.5D dla wysokiej klasy serwerów i chipów sieciowych. Najnowsza wersja, HBM2, rozwiązuje ograniczenia pojemności i szybkości zegara widoczne w początkowej wersji HBM.
Wrzutnik
Przekładka to przewód do przesyłania sygnałów elektrycznych pomiędzy wieloma układami scalonymi lub płytkami drukowanymi w pakiecie. Służy jako interfejs elektryczny pomiędzy gniazdami lub złączami, umożliwiając sygnałom przesyłanie na większe odległości i łączenie się z innymi gniazdami na płycie.
Przekładki mogą być wykonane z krzemu lub materiałów organicznych i działać jako pomost między wieloma matrycami chipowymi a płytkami drukowanymi. Przekładki krzemowe to sprawdzona technologia znana z możliwości tworzenia wejść/wyjść o dużej gęstości i możliwości tworzenia TSV, odgrywająca kluczową rolę w pakowaniu układów scalonych 2.5D i 3D.
Warstwa redystrybucyjna
Warstwa redystrybucyjna składa się z miedzianych łączników lub ścieżek służących do ustanowienia połączeń elektrycznych pomiędzy różnymi częściami pakietu. Jest to metalowa lub wysokopolimerowa warstwa dielektryczna, która umożliwia układanie gołych matryc w opakowaniu, zmniejszając odstęp we/wy dużych zespołów chipów. Warstwa redystrybucyjna stała się integralną częścią rozwiązań opakowaniowych 2.5D i 3D, umożliwiając komunikację znajdujących się na niej chipów za pośrednictwem interposera.
Przelotka silikonowa (TSV)
TSV to kluczowa technologia umożliwiająca rozwiązania w zakresie opakowań 2.5D i 3D, obejmujące wypełnianie płytek miedzią w celu zapewnienia pionowych połączeń poprzez gołe płytki krzemowe. Przechodzi przez cały chip, ułatwiając połączenia elektryczne, tworząc najkrótszą ścieżkę z jednej strony chipa na drugą.
Proces polega na wytrawieniu otworów przelotowych lub wnęk z przedniej strony płytki na określoną głębokość, zaizolowaniu ich i wypełnieniu materiałem przewodzącym (zwykle miedzią). Po wytworzeniu chipa płytka jest cieńsza od tylnej strony, aby odsłonić przelotki krzemowe i metal osadzony na tylnej stronie płytki, uzupełniając wzajemne połączenia TSV.
Opakowania 2.5D
Pakowanie 2.5D stanowi postęp w stosunku do tradycyjnej technologii pakowania 2D IC, umożliwiając bardziej wyrafinowane wyznaczanie tras i wykorzystanie przestrzeni. W opakowaniach 2.5D stosy gołych matryc lub umieszczane obok siebie są umieszczane na szczycie przekładki z silikonowymi przelotkami przelotowymi (TSV). Baza będąca przekładką ułatwia łączność pomiędzy chipami.
Pakowanie 2.5D jest powszechnie stosowane w wysokiej klasy układach ASIC, FPGA, procesorach graficznych i kostkach pamięci. W 2008 roku firma Xilinx podzieliła swój duży układ FPGA na cztery mniejsze chipy o wyższej wydajności, połączone za pomocą krzemowego przekładki. Oznaczało to początek opakowań 2.5D, później powszechnie przyjętych do integracji procesorów High Bandwidth Memory (HBM).
Schemat opakowania 2.5D
Opakowania 3D
W opakowaniach 3D IC kości logiczne układają się razem lub ze stosami kości pamięci bez potrzeby konstruowania dużego układu System-on-Chip (SoC). Gołe matryce są połączone ze sobą poprzez aktywną warstwę przekładki. Podczas gdy opakowanie 2.5D IC wykorzystuje przewodzące uderzenia lub TSV do układania komponentów na przekładce, opakowanie 3D IC łączy wiele warstw płytek krzemowych z komponentami obsługującymi TSV.
Technologia TSV jest kluczową technologią umożliwiającą pakowanie układów scalonych 2.5D i 3D, a przemysł półprzewodników wykorzystuje technologię HBM do produkcji układów DRAM do opakowań układów scalonych 3D.
Z przekroju opakowania 3D można zaobserwować, że pionowe połączenie między chipami krzemowymi uzyskuje się za pomocą TSV z metalu i miedzi.
chipsy
W bibliotece chipletów znajduje się szereg modułowych chipów, które można zintegrować z opakowaniem za pomocą technologii połączeń typu die-to-die. Chiplety reprezentują inną formę pakowania układów scalonych 3D, umożliwiając heterogeniczną integrację komponentów CMOS i innych niż CMOS. Innymi słowy, są to mniejsze układy SoC, zwane chipletami, a nie duże układy SoC znajdujące się w pakiecie.
Podział dużych układów SoC na mniejsze chipy zapewnia wyższą wydajność i niższe koszty w porównaniu z pojedynczymi, gołymi matrycami. Chiplety umożliwiają projektantom wykorzystanie różnych adresów IP bez ograniczeń związanych z węzłami procesowymi lub technologiami produkcyjnymi. Można je wytwarzać przy użyciu różnych materiałów, w tym krzemu, szkła i laminatów.
System oparty na chipletach składa się z wielu chipletów na warstwie przekładki
Opakowanie typu Fan-Out
W opakowaniach typu fan-out „połączenia” są rozłożone na powierzchni chipa, aby zapewnić więcej zewnętrznych wejść/wyjść. Wykorzystuje epoksydową masę do formowania (EMC) do całkowitego osadzenia gołych matryc, eliminując etapy procesu, takie jak uderzanie wafla, niedopełnienie, łączenie typu flip-chip, czyszczenie, dozowanie od spodu, utwardzanie i konieczność stosowania warstwy przekładki, co ułatwia integrację heterogeniczną.
W porównaniu do innych typów opakowań, technologia fan-out oferuje mniejsze rozmiary i więcej wejść/wyjść. W 2016 roku umożliwiło Apple zintegrowanie 16-nanometrowego procesora aplikacyjnego z mobilną pamięcią DRAM przy użyciu technologii pakowania firmy TSMC w jednym pakiecie dla iPhone'a 7, zyskując tym samym pozycję technologiczną wyróżniającą się.
Opakowanie typu Fan-Out
Opakowanie typu wafelek typu Fan-Out (FOWLP)
Technologia FOWLP stanowi ulepszenie w stosunku do opakowań na poziomie płytki (WLP), które umożliwia większą liczbę połączeń zewnętrznych dla chipów krzemowych. Polega na osadzeniu chipa w epoksydowej masie do formowania, następnie utworzeniu warstwy redystrybucyjnej o dużej gęstości (RDL) na powierzchni płytki i nałożeniu kulek lutowniczych w celu utworzenia odtworzonego płytki.
Zwykle przetworzone wafle są najpierw krojone w osobne, gołe matryce, które następnie są rozprowadzane i umieszczane na konstrukcji nośnej, z wypełnianymi szczelinami w celu utworzenia odtworzonego wafla. FOWLP zapewnia znaczną liczbę połączeń pomiędzy opakowaniem a płytką drukowaną aplikacji, a ponieważ podłoże jest większe niż goła matryca, odstępy między gołymi matrycami są w rzeczywistości bardziej swobodne.
Opakowanie typu Fan-Out
Integracja heterogeniczna
Integracja heterogeniczna polega na łączeniu oddzielnie wytwarzanych różnych komponentów w zespół wyższego poziomu, zwiększając w ten sposób funkcjonalność i poprawiając charakterystykę operacyjną. W rezultacie producenci komponentów półprzewodnikowych mogą integrować komponenty funkcjonalne przy użyciu różnych przebiegów procesów w jeden komponent.
Integracja heterogeniczna jest podobna do integracji typu System-in-Package (SiP), ale zamiast integrować wiele gołych matryc na jednym podłożu, obejmuje integrację wielu adresów IP w postaci chipletów na jednym podłożu. Podstawową koncepcją integracji heterogenicznej jest połączenie wielu komponentów o różnych funkcjonalnościach w ten sam pakiet.
Elementy składowe heterogenicznych technologii integracyjnych
HBM
HBM to znormalizowana technologia pamięci stosowej, która zapewnia kanały o dużej przepustowości dla danych w obrębie stosu oraz pomiędzy pamięcią a komponentami logicznymi. Pakiety HBM układają razem kości pamięci i łączą je za pośrednictwem TSV, aby uzyskać więcej wejść/wyjść i przepustowość.
HBM, standard JEDEC, integruje pionowo wiele warstw komponentów DRAM w pakiecie wraz z procesorami aplikacyjnymi, procesorami graficznymi i układami SoC. HBM jest wdrażany głównie w formie opakowań 2.5D dla wysokiej klasy serwerów i chipów sieciowych. Najnowsza wersja, HBM2, rozwiązuje ograniczenia pojemności i szybkości zegara widoczne w początkowej wersji HBM.
HBM
Wrzutnik
Przekładka to przewód do przesyłania sygnałów elektrycznych pomiędzy wieloma układami scalonymi lub płytkami drukowanymi w pakiecie. Służy jako interfejs elektryczny pomiędzy gniazdami lub złączami, umożliwiając sygnałom przesyłanie na większe odległości i łączenie się z innymi gniazdami na płycie.
Przekładki mogą być wykonane z krzemu lub materiałów organicznych i działać jako pomost między wieloma matrycami chipowymi a płytkami drukowanymi. Przekładki krzemowe to sprawdzona technologia znana z możliwości tworzenia wejść/wyjść o dużej gęstości i możliwości tworzenia TSV, odgrywająca kluczową rolę w pakowaniu układów scalonych 2.5D i 3D.
Typowe implementacje Interposera w partycjonowaniu systemu
Warstwa redystrybucyjna
Warstwa redystrybucyjna składa się z miedzianych łączników lub ścieżek służących do ustanowienia połączeń elektrycznych pomiędzy różnymi częściami pakietu. Jest to metalowa lub wysokopolimerowa warstwa dielektryczna, która umożliwia układanie gołych matryc w opakowaniu, zmniejszając odstęp we/wy dużych zespołów chipów. Warstwa redystrybucyjna stała się integralną częścią rozwiązań opakowaniowych 2.5D i 3D, umożliwiając komunikację znajdujących się na niej chipów za pośrednictwem interposera.
Zintegrowane opakowanie wykorzystujące warstwę redystrybucyjną
Przelotka silikonowa (TSV)
TSV to kluczowa technologia umożliwiająca rozwiązania w zakresie opakowań 2.5D i 3D, obejmujące wypełnianie płytek miedzią w celu zapewnienia pionowych połączeń poprzez gołe płytki krzemowe. Przechodzi przez cały chip, ułatwiając połączenia elektryczne, tworząc najkrótszą ścieżkę z jednej strony chipa na drugą.
Proces polega na wytrawieniu otworów przelotowych lub wnęk z przedniej strony płytki na określoną głębokość, zaizolowaniu ich i wypełnieniu materiałem przewodzącym (zwykle miedzią). Po wytworzeniu chipa płytka jest cieńsza od tylnej strony, aby odsłonić przelotki krzemowe i metal osadzony na tylnej stronie płytki, uzupełniając wzajemne połączenia TSV.
W opakowaniach TSV chipy DRAM są uziemiane, penetrowane i podłączane do elektrod
Powiązane rekomendacje
粤公网安备44030002007346号