Tout sur la technologie Flip Chip

Accueil Journaliste Bases de l'électronique Tout sur la technologie Flip Chip

2024-03-21 2843

Introduction à la technologie d'emballage des semi-conducteurs

Les personnes impliquées dans l'industrie des semi-conducteurs, en particulier dans le conditionnement des semi-conducteurs, connaissent inévitablement plusieurs processus de conditionnement, à savoir le collage de puces, le collage de fils et le collage de puces retournées.

Parmi ceux-ci, le wire bonding et le flip chip bonding sont les plus courants. La technologie Tape Automated Bonding (TAB) est progressivement abandonnée dans les emballages en raison de ses limites.

La technologie de liaison de puce retournée implique l'interconnexion de composants en liant directement les bosses de la puce vers le bas sur un substrat, un support ou un circuit imprimé. En revanche, la liaison filaire relie la puce au circuit imprimé en plaçant la face avant de la puce vers le haut et en utilisant des fils (généralement des fils d'or).

Le collage de fils, le collage automatisé de bandes et le collage de puces retournées ont chacun leurs propres caractéristiques. Parmi eux, le collage flip-chip devient de plus en plus populaire dans l'industrie de l'emballage en raison de sa structure compacte et de sa grande fiabilité.

Qu’est-ce que la technologie Flip Chip ?

La technologie des puces retournées est issue d'IBM, qui a développé le processus de création de bosses sur des puces pour le soudage de puces retournées en 1960. Le processus impliquait d'entourer les bosses avec du 95Pb5Sn enfermant des bosses de NiAu électrolytiques. Plus tard, des bosses PbSn ont été utilisées, en utilisant la technologie C4 (Controlled Collapse Component Connection), initialement développée pour leurs grands ordinateurs centraux en tant que technique de packaging hautement fiable. Les puces C4 présentent d'excellentes propriétés électriques et thermiques, avec une durée de vie à la fatigue de l'emballage améliorée d'au moins dix fois.

Suite à l'application réussie de la technologie C4 par IBM, les progrès technologiques ultérieurs ont conduit certaines sociétés de semi-conducteurs à optimiser et à mettre à niveau la technologie C4. Cela inclut Fairchild développant les Al bumps et Amelco introduisant la technologie Au bump.

La technologie de conditionnement des semi-conducteurs a évolué du conditionnement Quad Flat Package (QFP) au conditionnement Ball Grid Array (BGA) et au dernier conditionnement Chip Scale Package (CSP).

Le diagramme ci-dessous affiche les appareils emballés à l'aide des technologies traditionnelles QFP, BGA et autres.

Avec la réduction progressive de la taille des puces semi-conductrices, la demande en technologie de conditionnement de puces augmente, poussant la technologie de conditionnement vers le développement du conditionnement et de la tranche.

Lors du conditionnement de puces traditionnelles, le processus habituel consiste à découper la plaquette en dés individuels, puis à emballer chaque puce séparément. Avec la maturation de la technologie d'emballage, dans les derniers emballages de semi-conducteurs, il existe une tendance à l'intégration des processus d'emballage avec les processus de semi-conducteurs. Cela implique de conditionner uniformément les puces sur des tranches avant de les découper en dés pour créer des puces indépendantes plus fiables.

Avec l'application mature de la technologie des puces retournées, la consommation mondiale de composants de puces retournées dépasse actuellement 600,000 50 unités par an, avec une croissance d'environ 3 %. 20 % des emballages de plaquettes sont utilisés pour la technologie de retournement de puces, et on prévoit que cette proportion dépassera XNUMX % dans quelques années.

Les composants Flip Chip sont principalement utilisés dans les dispositifs semi-conducteurs. Certains composants, tels que les filtres passifs, les antennes de détection et les modules de mémoire, commencent également à adopter la technologie des puces retournées. Comme les puces sont directement connectées aux substrats et aux supports via des bosses, les composants flip chip sont plus précisément appelés

Attachement direct de puce (DCA). Dans le diagramme ci-dessous, les produits électroniques tels que les processeurs et les modules de mémoire sont les appareils les plus courants qui appliquent la technologie des puces retournées.

Le diagramme montre la connexion entre la puce mémoire et le circuit imprimé dans un module de mémoire utilisant la technologie Flip Chip, la puce étant fixée au circuit imprimé à l'aide d'un adhésif de remplissage.

Dans un emballage de puce retournée typique, la puce est connectée au support de puce via des bosses de soudure de 3 à 5 mils (1 mil = 25 micromètres) d'épaisseur, avec un matériau de remplissage au fond utilisé pour protéger les bosses de soudure. Le diagramme ci-dessous illustre une interconnexion typique de puce retournée, où la puce est connectée au substrat ci-dessous à l'aide de la technologie de puce retournée.

Dans le processus d'interconnexion des puces retournées dans les puces semi-conductrices, il existe de nombreuses étapes de pré et de post-traitement. Les détails suivants détaillent le processus technologique de la puce retournée :

Première étape : métallisation sous bosse (UBM)

La première étape de l’interconnexion des puces retournées consiste à créer une métallisation sous bosse (UBM) sur la surface de la puce. L'essence de la connexion des puces retournées réside dans la connexion entre les bosses sur la puce et les bosses (tampons) sur le substrat. Il existe plusieurs manières de métalliser la surface du semi-conducteur :

(a) Pulvérisation : des films minces sont déposés couche par couche sur la plaquette de silicium par pulvérisation cathodique, suivi d'un motif de la disposition UBM par photolithographie et d'une gravure des parties sans motif.

(b) Évaporation : à l'aide d'un masque, des couches sont déposées sur la plaquette de silicium par évaporation. Ce dépôt sélectif utilise des masques correspondant à la formation des bosses.

(c) Placage autocatalytique : Le nickel est plaqué sélectivement sur des plots de soudure en aluminium à l'aide d'une méthode de placage autocatalytique. La surface en Al est souvent traitée avec un procédé au sel de zinc. Cette méthode ne nécessite pas d'équipement sous vide ou de lithographie, ce qui entraîne des coûts inférieurs. Le diagramme ci-dessous illustre le processus de métallisation sous bosse (UBM) sur des puces semi-conductrices.

En raison de la présence d’une couche d’oxyde sur la surface du plot de soudure en aluminium, le placage métallique ne peut pas adhérer à la surface oxydée. Il est donc nécessaire de traiter la surface de l’aluminium de manière appropriée pour éliminer la couche d’oxyde.

Une méthode courante consiste à utiliser la zincation sur le plot de soudure en aluminium, où une couche de zinc est déposée sur la surface de l'aluminium pour empêcher l'oxydation. Un inconvénient du processus de galvanisation est que l’aluminium peut également être corrodé par la solution de placage. Par conséquent, un processus de galvanisation secondaire est nécessaire, au cours duquel environ 0.3 à 0.4 mm d'aluminium seront corrodés. Lors du processus de galvanisation, le zinc se dépose sur la surface de l'aluminium, tandis que simultanément l'aluminium et la couche d'oxyde d'aluminium sont corrodés. La fine couche de zinc protège l'aluminium d'une oxydation ultérieure.

Après le processus de galvanisation, le nickelage chimique est en outre utilisé pour le dépôt UBM, le nickel métallique servant de barrière contre la diffusion/connexion. Le nickel a un taux de diffusion très faible et ne réagit pratiquement pas avec la soudure, ce qui le rend idéal comme métal UBM pour la soudure eutectique. Le nickelage chimique peut être utilisé à la fois pour le dépôt de métal UBM et la formation de bosses. Le placage à l'or peut être appliqué sur certaines bosses de puces retournées, améliorant ainsi la fiabilité grâce à la bonne conductivité de l'or et à sa résistance à l'oxydation.

Deuxième étape : redistribuer pour former des bosses

Il existe diverses méthodes pour former des bosses de soudure, notamment l'évaporation, la galvanoplastie, l'impression, le déplacement de goujons, la chute de billes et le transfert de soudure, la galvanoplastie et l'impression étant largement utilisées.

Après avoir métallisé les bosses sur la surface du semi-conducteur, des fours de refusion sont utilisés pour former les bosses de la puce retournée.

Le processus général de refusion pour former des bosses est illustré dans le diagramme ci-dessous.

Le processus spécifique de formation de bosses de soudure par galvanoplastie est illustré dans le schéma suivant :

Le matériau couramment utilisé pour les bosses est l’alliage Pb/Sn, car il présente de bonnes caractéristiques de brasage par refusion et convient à la production industrielle.

En plus de l'alliage Pb/Sn couramment utilisé, d'autres matériaux de bossage tels que l'alliage Au/Ni sont également utilisés. Pour garantir une interconnexion fiable, le Under Bump

La métallisation (UBM) doit être compatible avec l'alliage utilisé pour les bosses. Un UBM adapté à une teneur élevée en plomb ne convient pas nécessairement à une soudure à haute teneur en étain. Par exemple, une couche mouillante de Cu convient aux soudures à haute teneur en plomb contenant 3 à 5 % d’étain, mais elle ne convient pas aux soudures à haute teneur en étain, car le Cu réagit rapidement avec Sn pour former des composés intermétalliques Sn-Cu. Si le Cu est entièrement consommé, la soudure ne mouillera pas la zone de soudure.

Le diagramme ci-dessous illustre les connexions de puces retournées avec différents matériaux de bosse.

L’apparence des bosses formées à la surface de la puce observée au microscope électronique à balayage est représentée dans le schéma ci-dessous :

L'image de gauche dans le diagramme montre l'état des bosses avant la refusion (haute température), tandis que l'image de droite représente l'état des bosses après exposition à des températures élevées, où les bosses fondent et forment une forme sphérique.

Les procédés de placage chimique UBM et d'impression au pochoir sont des méthodes peu coûteuses pour la préparation des bosses dans les applications industrielles.

Voici le déroulement du processus d'impression au pochoir des bosses et l'apparition des bosses une fois terminée.

Étape 3 : Assemblage de la puce retournée

Ce processus consiste à interconnecter les puces avec des bosses terminées au substrat porteur via une liaison de puce retournée.

La méthode la plus courante pour connecter la puce au support est la technique de liaison par thermocompression, l'or étant le matériau de bossage le plus approprié.

Les bosses peuvent être générées à l’aide de méthodes de galvanoplastie traditionnelles ou en employant le stud bumping, une technique couramment utilisée dans la technologie de liaison par fil.

Pour le collage par thermocompression, ce procédé ne convient qu'aux substrats rigides tels que l'alumine ou le silicium, car il nécessite une pression et une température élevées.

De plus, le substrat doit conserver une planéité élevée et la tête de thermocompression doit présenter une précision d'alignement parallèle élevée. Pour éviter des dommages inutiles aux matériaux semi-conducteurs, un certain gradient de pression doit être appliqué pendant le processus.

Étape 4 : Sous-remplissage et durcissement

Après la liaison de la puce retournée, la connexion entre la puce et le substrat est établie. Pour améliorer la stabilité de l'ensemble flip chip, un adhésif de sous-remplissage est appliqué entre la puce et le substrat. Le processus de sous-remplissage est illustré dans le diagramme ci-dessous :

Le matériau de remplissage inférieur entre la puce et le substrat améliore considérablement la résistance à la fatigue thermique, qui serait autrement le principal problème de fiabilité de la technologie flip-chip s'il n'y avait pas de remplissage inférieur.

(a) Le matériau de remplissage inférieur disperse la contrainte concentrée sur le matériau d'encapsulation de la puce.

(b) Cela peut empêcher le fluage de la soudure et augmenter la résistance et la rigidité de la connexion à puce retournée.

(d) Il permet à la puce de résister aux vibrations et aux chocs mécaniques.

En résumé, la fiabilité des connexions flip-chip est influencée par l'inadéquation du coefficient de dilatation thermique (CTE) entre le substrat et la puce, ainsi que par la hauteur des joints de soudure et l'espacement maximal entre eux. Les fissures dans la zone de connexion se produisent généralement pendant le refroidissement dû à la température de connexion.

En raison du point de fusion élevé de l’or, il est moins sensible aux dommages dus à la fatigue que la soudure. Par conséquent, tant que la contrainte pendant le cycle thermique ne dépasse pas la force de connexion entre la bosse et le plot de soudure, la fiabilité ne devrait pas être un problème important.

Le matériau de remplissage inférieur entre la puce et le substrat améliore considérablement la résistance de la connexion à la fatigue thermique, et sans lui, la fatigue thermique serait le principal problème de fiabilité de la technologie des puces retournées.

L'assemblage flip-chip est particulièrement adapté aux applications haute fréquence car le chemin de connexion entre la puce et le substrat est très court. L'impédance série des joints de soudure flip-chip est d'environ 1 mW et l'inductance série est de 0.025 nH, bien inférieure aux 5-10 nH de la liaison filaire.

C’est précisément grâce à ces avantages de l’assemblage flip-chip que le délai de transmission du signal peut être considérablement réduit.

Avantages et inconvénients de la technologie Flip-Chip :

Avantages :

(a) Petite taille : la petite disposition des broches IC (seulement 5 % des boîtiers plats) réduit la hauteur et le poids.

(b) Amélioration des fonctions : l'utilisation de la technologie flip-chip peut augmenter le nombre d'E/S. Contrairement au wire bonding, les E/S ne sont pas limitées à la périphérie de la puce. Le réseau de zones peut accueillir davantage d'interconnexions dans un espace plus petit pour les signaux, l'alimentation, etc. Les pads flip-chip typiques peuvent atteindre 400.

(c) Augmentation des performances : les distances d'interconnexion courtes réduisent l'inductance, la résistance et la capacité, garantissant un retard de signal réduit, de bonnes performances à haute fréquence et de meilleurs chemins thermiques depuis l'arrière de la puce.

(d) Fiabilité améliorée : le remplissage époxy pour les gros copeaux garantit une fiabilité élevée. Les flip-chips peuvent réduire le nombre de broches d'interconnexion des deux tiers.

(e) Dissipation thermique améliorée : les flip-chips sans encapsulation permettent un refroidissement efficace de l'arrière de la puce.

(f) Faible coût : les bosses produites en série réduisent les coûts.

Inconvénients :

(a) Les puces nues sont difficiles à tester.

(b) Adaptabilité limitée des puces heurtées.

(c) La technologie des PCB est confrontée à des défis à mesure que l'espacement diminue et que le nombre de broches augmente.

(d) Un équipement d'inspection aux rayons X est nécessaire pour détecter les joints de soudure invisibles.

(e) Mauvaise compatibilité avec les processus SMT.

(f) Manipulation difficile d'une matrice nue.

(g) Nécessite une grande précision d'assemblage.

(h) L'utilisation actuelle du remplissage de fond nécessite un certain temps de durcissement.

(i) Certains substrats ont une faible fiabilité.

(j) La réparation est difficile ou impossible.

Ceci conclut l’introduction à la technologie flip-chip.

Tout sur les transistors à jonction bipolaire (BJT)

Cinq types courants de capteurs dans le domaine de l'automatisation industrielle