Tudo sobre a tecnologia Flip Chip

Início Colunista Noções básicas de eletrônica Tudo sobre a tecnologia Flip Chip

2024-03-21 2843

Introdução à tecnologia de embalagem de semicondutores

Os envolvidos na indústria de semicondutores, especialmente em embalagens de semicondutores, estão inevitavelmente familiarizados com vários processos de embalagem, nomeadamente ligação de chips, ligação de fios e ligação de flip-chip.

Entre estes, a ligação de fios e a ligação de flip chip são as mais comuns. A tecnologia Tape Automated Bonding (TAB) está sendo gradualmente eliminada nas embalagens devido às suas limitações.

A tecnologia de ligação de chip flip envolve a interconexão de componentes, ligando diretamente as saliências do chip para baixo em um substrato, portador ou placa de circuito. Em contraste, a ligação de fios conecta o chip à placa de circuito, colocando a parte frontal do chip voltada para cima e usando fios (geralmente fios dourados).

A colagem de fios, a colagem automatizada de fita e a colagem flip chip têm, cada uma, suas próprias características. Entre eles, a colagem flip chip está se tornando cada vez mais popular na indústria de embalagens devido à sua estrutura compacta e alta confiabilidade.

O que é a tecnologia Flip Chip?

A tecnologia flip chip originou-se da IBM, que desenvolveu o processo de criação de saliências em chips para soldagem flip chip em 1960. O processo envolveu cercar as saliências com 95Pb5Sn envolvendo saliências de NiAu galvanizadas. Mais tarde, foram usados bumps de PbSn, empregando a tecnologia Controlled Collapse Component Connection (C4), inicialmente desenvolvida para seus grandes computadores mainframe como uma técnica de empacotamento altamente confiável. Os chips C4 exibem excelentes propriedades elétricas e térmicas, com vida útil à fadiga da embalagem melhorada em pelo menos dez vezes.

Após a aplicação bem-sucedida da tecnologia C4 pela IBM, os avanços tecnológicos subsequentes levaram algumas empresas de semicondutores a otimizar e atualizar a tecnologia C4. Isso inclui a Fairchild desenvolvendo Al bumps e a Amelco introduzindo a tecnologia Au bump.

A tecnologia de embalagem de semicondutores evoluiu de Quad Flat Package (QFP) para embalagem Ball Grid Array (BGA) e para a mais recente embalagem Chip Scale Package (CSP).

O diagrama abaixo exibe dispositivos empacotados usando QFP tradicional, BGA e outras tecnologias.

Com a redução gradual no tamanho dos chips semicondutores, a demanda por tecnologia de embalagem de chips está aumentando, empurrando a tecnologia de embalagem para o nível de wafer e o desenvolvimento de embalagens.

Ao embalar chips tradicionais, o processo usual envolve cortar o wafer em matrizes individuais, seguido de embalar cada matriz separadamente. Com o amadurecimento da tecnologia de embalagens, nas mais recentes embalagens de semicondutores, há uma tendência de integração de processos de embalagem com processos de semicondutores. Isso envolve embalar uniformemente os chips em wafers antes de cortá-los em cubos para criar chips independentes com maior confiabilidade.

Com a aplicação madura da tecnologia flip chip, o consumo global de componentes flip chip atualmente ultrapassa 600,000 unidades por ano, crescendo a uma taxa de aproximadamente 50%. 3% das embalagens de wafer são usadas para tecnologia flip chip bumping, com expectativas de ultrapassar 20% em alguns anos.

Os componentes flip chip são usados principalmente em dispositivos semicondutores. Alguns componentes, como filtros passivos, antenas de detecção e módulos de memória, também estão começando a adotar a tecnologia flip chip. Como os chips são diretamente conectados a substratos e transportadores por meio de saliências, os componentes flip chip são mais precisamente conhecidos como

Anexação direta de chip (DCA). No diagrama abaixo, produtos eletrônicos como CPUs e módulos de memória são os dispositivos mais comuns que aplicam a tecnologia flip chip.

O diagrama mostra a conexão entre o chip de memória e a placa de circuito em um módulo de memória usando a tecnologia flip chip, com o chip preso à placa de circuito usando adesivo de preenchimento.

Em embalagens típicas de flip chip, o chip é conectado ao suporte do chip através de saliências de solda de 3 a 5 mils (1 mil = 25 micrômetros) de espessura, com material de preenchimento na parte inferior usado para proteger as saliências de solda. O diagrama abaixo ilustra uma interconexão típica de flip chip, onde o chip é conectado ao substrato abaixo usando a tecnologia flip chip.

No processo de interconexão flip chip em chips semicondutores, existem muitas etapas de pré e pós-processamento. Os detalhes a seguir detalham o processo da tecnologia flip chip:

Etapa um: metalização sob colisão (UBM)

A primeira etapa na interconexão do flip chip é criar metalização sob colisão (UBM) na superfície do chip. A essência da conexão flip chip está na conexão entre as saliências no chip e as saliências (almofadas) no substrato. Existem várias maneiras de metalizar a superfície semicondutora:

(a) Sputtering: Filmes finos são depositados camada por camada no wafer de silício usando sputtering, seguido pela padronização do layout UBM por meio de fotolitografia e gravação das partes não padronizadas.

(b) Evaporação: Utilizando uma máscara, camadas são depositadas na pastilha de silício por meio de evaporação. Essa deposição seletiva utiliza máscaras correspondentes à formação das saliências.

(c) Revestimento sem eletrodo: O níquel é revestido seletivamente em placas de solda de Al usando um método de revestimento sem eletrodo. A superfície de Al é frequentemente tratada com um processo de sal de zinco. Este método não requer equipamento de vácuo ou litografia, resultando em custos mais baixos. O diagrama abaixo ilustra o processo de metalização sob colisão (UBM) em chips semicondutores.

Devido à presença de uma camada de óxido na superfície da almofada de solda de alumínio, o revestimento metálico não consegue aderir à superfície oxidada. Portanto, é necessário tratar adequadamente a superfície do alumínio para remover a camada de óxido.

Um método comum envolve o uso de zincagem na almofada de solda de alumínio, onde uma camada de zinco é depositada na superfície do alumínio para evitar a oxidação. Uma desvantagem do processo de galvanização é que o alumínio também pode ser corroído pela solução de galvanização. Portanto, é necessário um processo de galvanização secundária, durante o qual cerca de 0.3-0.4 mm de alumínio serão corroídos. No processo de galvanização, o zinco se deposita na superfície do alumínio, enquanto simultaneamente a camada de alumínio e óxido de alumínio é corroída. A fina camada de zinco protege o alumínio de futuras oxidações.

Após o processo de galvanização, o níquel químico é ainda empregado para a deposição de UBM, com o níquel metálico servindo como barreira contra a difusão/conexão. O níquel tem uma taxa de difusão muito baixa e quase nenhuma reação com a solda, tornando-o ideal como metal UBM para solda eutética. O revestimento químico de níquel pode ser usado tanto para deposição de metal UBM quanto para formação de saliências. O revestimento de ouro pode ser aplicado a algumas saliências do flip chip, aumentando a confiabilidade devido à boa condutividade e resistência à oxidação do ouro.

Etapa dois: refluxo para formar saliências

Existem vários métodos para formar saliências de solda, incluindo evaporação, galvanoplastia, impressão, colisão de pinos, queda de bola e transferência de solda, sendo a galvanoplastia e a impressão amplamente utilizadas.

Depois de metalizar as saliências na superfície do semicondutor, fornos de refluxo são usados para formar as saliências do flip chip.

O processo geral de refluxo para formar saliências é ilustrado no diagrama abaixo.

O processo específico de formação de saliências de solda por meio de galvanoplastia é ilustrado no diagrama a seguir:

O material comumente utilizado para colisões é a liga Pb/Sn, pois apresenta boas características de soldagem por refluxo e é adequada para produção industrial.

Além da liga Pb/Sn comumente usada, outros materiais de colisão, como a liga Au/Ni, também são utilizados. Para garantir uma interconexão confiável, o Under Bump

A metalização (UBM) deve ser compatível com a liga utilizada nas saliências. Um UBM adequado para alto teor de chumbo pode não ser necessariamente adequado para solda com alto teor de estanho. Por exemplo, uma camada umectante de Cu é adequada para solda com alto teor de chumbo contendo 3-5% de estanho, mas não é adequada para solda com alto teor de estanho, pois o Cu reage rapidamente com Sn para formar compostos intermetálicos Sn-Cu. Se o Cu for totalmente consumido, a solda não molhará a área soldada.

O diagrama abaixo ilustra conexões flip chip com diferentes materiais de colisão.

A aparência das saliências formadas na superfície do chip observadas em um microscópio eletrônico de varredura é mostrada no diagrama abaixo:

A imagem da esquerda no diagrama mostra o estado do relevo antes do refluxo (alta temperatura), enquanto a imagem da direita mostra o estado do relevo após a exposição a altas temperaturas, onde os relevos derretem e formam uma forma esférica.

Os processos de revestimento químico UBM e impressão em estêncil são métodos de baixo custo para preparação de relevos em aplicações industriais.

A seguir está o fluxo do processo para impressão em estêncil de saliências e a aparência de saliências após a conclusão.

Etapa 3: montagem do flip chip

Este processo envolve a interconexão dos chips com saliências completas ao substrato transportador por meio da ligação flip chip.

O método mais comum para conectar o chip ao transportador é a técnica de ligação por termocompressão, sendo o ouro o material de colisão mais adequado.

As saliências podem ser geradas usando métodos tradicionais de galvanoplastia ou empregando stud bumping, uma técnica comumente usada na tecnologia de ligação de fios.

Para colagem por termocompressão, este processo só é adequado para substratos rígidos como alumina ou silício, pois requer alta pressão e temperatura.

Além disso, o substrato deve manter alta planaridade e a cabeça de termocompressão deve apresentar alta precisão de alinhamento paralelo. Para evitar danos desnecessários aos materiais semicondutores, um certo gradiente de pressão deve ser aplicado durante o processo.

Etapa 4: preenchimento insuficiente e cura

Após a ligação do flip chip, a conexão entre o chip e o substrato é estabelecida. Para aumentar a estabilidade do conjunto flip chip, um adesivo de preenchimento é aplicado entre o chip e o substrato. O processo de preenchimento insuficiente é ilustrado no diagrama abaixo:

O material de enchimento inferior entre o chip e o substrato melhora significativamente a resistência à fadiga térmica, o que de outra forma seria o principal problema de confiabilidade para a tecnologia flip-chip se não houvesse enchimento inferior.

(a) O material de enchimento inferior dispersa a tensão concentrada no material de encapsulamento do chip.

(b) Pode evitar o deslocamento da solda e aumentar a resistência e a rigidez da conexão flip-chip.

(d) Permite que o chip resista a vibrações mecânicas e choques.

Em resumo, a confiabilidade das conexões flip-chip é influenciada pela incompatibilidade do coeficiente de expansão térmica (CTE) entre o substrato e o chip, bem como pela altura das juntas de solda e pelo espaçamento máximo entre elas. Rachaduras na área de conexão normalmente ocorrem durante o resfriamento da temperatura da conexão.

Devido ao alto ponto de fusão do ouro, ele é menos sensível a danos por fadiga em comparação com a solda. Portanto, desde que a tensão durante o ciclo térmico não exceda a resistência da conexão entre a colisão e a almofada de solda, a confiabilidade não deverá ser um problema significativo.

O material de preenchimento inferior entre o chip e o substrato melhora significativamente a resistência da conexão à fadiga térmica e, sem ele, a fadiga térmica seria o principal problema de confiabilidade da tecnologia flip-chip.

A montagem flip-chip é particularmente adequada para aplicações de alta frequência porque o caminho de conexão entre o chip e o substrato é muito curto. A impedância em série das juntas de solda flip-chip é de cerca de 1mW e a indutância em série é de 0.025nH, muito menor do que 5-10nH da ligação de fio.

É precisamente devido a estas vantagens da montagem flip-chip que o atraso na transmissão do sinal pode ser significativamente reduzido.

Vantagens e desvantagens da tecnologia Flip-Chip:

Vantagens:

(a) Tamanho pequeno: O layout pequeno dos pinos do IC (apenas 5% das embalagens planas) reduz a altura e o peso.

(b) Aprimoramento de função: O uso da tecnologia flip-chip pode aumentar o número de E/S. Ao contrário da ligação de fios, as E/S não estão limitadas à periferia do chip. A matriz de área pode acomodar mais interconexões em um espaço menor para sinais, energia e assim por diante. Os pads flip-chip típicos podem chegar a 400.

(c) Aumento de desempenho: Distâncias curtas de interconexão reduzem indutância, resistência e capacitância, garantindo atraso de sinal reduzido, bom desempenho de alta frequência e melhores caminhos térmicos da parte traseira do chip.

(d) Maior confiabilidade: O preenchimento de epóxi para cavacos grandes garante alta confiabilidade. Flip-chips podem reduzir a contagem de pinos de interconexão em dois terços.

(e) Dissipação de calor aprimorada: Flip-chips sem encapsulamento permitem resfriamento eficaz da parte traseira do chip.

(f) Baixo custo: as colisões produzidas em massa reduzem os custos.

Desvantagens:

(a) Chips simples são difíceis de testar.

(b) Adaptabilidade limitada de chips colididos.

(d) É necessário equipamento de inspeção por raios X para detectar juntas de solda invisíveis.

(e) Má compatibilidade com processos SMT.

(f) Manuseio difícil da matriz nua.

(g) Requer alta precisão de montagem.

(h) O uso atual de enchimento de fundo requer um certo tempo de cura.

(i) Alguns substratos têm baixa confiabilidade.

(j) O reparo é difícil ou impossível.

Isso conclui a introdução à tecnologia flip-chip.

Tudo sobre transistores de junção bipolar (BJTs)

Seguinte

Cinco tipos comuns de sensores na área de automação industrial