TSMC od dawna odgrywa dominującą rolę w branży odlewnictwa układów scalonych. Niezależnie od technologii odlewniczej i skali działalności, wszystkie te firmy są czołowymi konkurentami. Jednak ostatnio w internecie pojawiły się doniesienia o „zmianach na rynku odlewnictwa układów scalonych” i „Samsungu zastępującym TSMC”.

Powodem jest fakt, że Samsung zaprezentował pierwszy na świecie układ scalony o procesie technologicznym 3 nm na konferencji IEEE ISSCC International Solid-State Circuit Conference, która odbyła się niedawno.

Co więcej, układ zaprezentowany przez Samsunga nie tylko wykorzystuje najnowocześniejszą technologię procesową, ale także stanowi udoskonaloną wersję technologii GAAFET (tranzystora polowego z bramką przestrzenną) firmy TSMC.

Mówiąc prościej, TSMC i Samsung wykorzystują obecnie technologię FinFET (Fin Field Effect Transistor) do produkcji układów scalonych 5 nm. Technologia GAAFET, stosowana w układach scalonych Samsunga 3 nm, jest uważana za technologię FinFET nowej generacji.

Zaletą tej technologii jest jej doskonała struktura, a układy scalone wykorzystujące technologię FinFET mogą pomieścić większą liczbę tranzystorów.

Technologia GAAFET nie tylko zachowuje zalety technologii FinFET, ale także sortuje i dostosowuje tranzystory w układzie scalonym, aby zmaksymalizować wykorzystanie energii. Zapewnia to oszczędność energii i redukcję ciepła.

Według oficjalnych danych firmy Samsung, układy 3 nm wykorzystujące technologię GAAFET mają o 50% niższe zużycie energii i o 30% wyższą wydajność niż układy 3 nm wykorzystujące technologię FinFET.

Jeśli dane podane przez Samsunga okażą się prawdziwe, to 3-nm procesory Samsunga z technologią GAAFET z pewnością będą działać lepiej niż procesory TSMC z tego samego okresu. Cel Samsunga, jakim jest wyprzedzenie TSMC i stanie się największą na świecie odlewnią układów scalonych, może zostać osiągnięty w ciągu najbliższych dwóch lat.

Jednak TSMC nie jest bez wsparcia. Wiadomo, TSMC zawsze szczyciło się swoją doskonałą technologią na rynku. Tym razem, stawiając czoła groźnemu Samsungowi, TSMC również przyspieszyło i wprowadziło ulepszenia technologiczne w swojej technologii chipów.

Według doniesień tajwańskich mediów, TSMC połączy siły z japońskim przemysłem chipów, aby wspólnie dążyć do produkcji układów scalonych w procesie technologicznym 2 nm. Chociaż Japonia nie posiada zaawansowanych odlewni płytek półprzewodnikowych, zajmuje bardzo ważną pozycję w segmencie upstream zaawansowanych technologii.

Weźmy na przykład maszyny litograficzne EUV, które są najbardziej znane użytkownikom krajowym. Jak wszyscy wiemy, ASML jest jedyną firmą na świecie, która ma możliwość produkcji maszyn litograficznych EUV. Jednak wiele osób nie wie, że ASML nie ma wsparcia japońskich firm i zbudowanie maszyny litograficznej EUV jest niemożliwe.

Japońskie firmy odgrywają ważną rolę w wielu aspektach produkcji maszyn litograficznych EUV. Japońska firma Tokyo Electronics zajmuje 100% rynku urządzeń do powlekania i wywoływania fotolitografii. Japońska firma Lasertec Corp jest również jedyną firmą na świecie, która produkuje urządzenia do kontroli masek EUV. Pod względem sprzedaży fotorezystu, japońscy producenci mają również zdecydowany udział w rynku.

Dla TSMC, opierając się na głębokim zapleczu technicznym japońskiego przemysłu półprzewodników, badania i rozwój nowych technologii będą bardziej efektywne przy o połowę mniejszym nakładzie pracy. Japonia również z niecierpliwością oczekuje współpracy z TSMC. Już w 2020 roku Japonia wyciągnęła rękę do TSMC i zaprosiła firmę do budowy zaawansowanego zakładu produkcji chipów w Japonii.

Ponadto Japonia zaangażowała lokalnych gigantów w dziedzinie układów scalonych, takich jak Tokyo Electronics, Canon i SCREEN, w celu utworzenia zespołu badawczo-rozwojowego. Planowane jest wdrożenie technologii produkcji półprzewodników nowej generacji po procesie technologicznym 2 nm w połowie tego roku, a także wymaga od tych firm uruchomienia testowych linii produkcyjnych w celu opracowania powiązanych technologii precyzyjnego przetwarzania i czyszczenia układów elektrycznych. Można powiedzieć, że Japonia jest w pełni przygotowana do tej współpracy.

Zgodnie z wcześniejszymi informacjami ogłoszonymi przez TSMC, firma wykorzysta technologię MBCFET (Multi-Bridge Channel Field Effect Transistor) w procesie technologicznym 2 nm, która jest również rodzajem technologii GAAFET. Proces ten zostanie wdrożony do produkcji próbnej na małą skalę w 2023 roku i zyska popularność w 2024 roku. Jest on bardziej zaawansowany niż technologia GAAFET firmy Samsung w procesie 3 nm.

Oprócz Samsunga i TSMC, na rynku odlewni chipów skupia się również inny gigant branży chipów, Intel. Jednak w krótkiej perspektywie Intel nadal pozostaje daleko w tyle za Samsungiem i TSMC.

W ciągu najbliższych pięciu do dziesięciu lat ożywiony dialog między Samsungiem i TSMC będzie najczęstszym zjawiskiem na rynku odlewni układów scalonych.