1. 摩尔定律

1965年，硅谷传奇人物，费尔柴尔德“八大叛徒”之一，英特尔公司前首席执行官兼名誉董事长，伟大的计算定律发现者戈登·摩尔，正在准备一份关于计算机内存发展趋势的报告。

当他开始绘制数据时，他注意到了一个令人惊讶的趋势。

每一款新芯片所包含的容量大约是其前代芯片的两倍，并且每款芯片的生产周期都在上一款芯片的 18 到 24 个月内，如果这种趋势持续下去，计算能力相对于时间段将呈指数级上升。

 

这就是大名鼎鼎的摩尔定律，它对于集成电路产业发展的描述异常正确。

总结：

1：集成电路芯片（晶圆）上集成的电路数量每18个月就会翻一番。

2. 微处理器的性能每隔18个月就会翻一番，而价格却下降一半。

3.每18美元所能买到的计算机性能每隔XNUMX个月就会提高四倍。

 

你可能会认为摩尔定律只不过是一个总结？

其实这可以推导出一个公式，那就是在芯片尺寸不变的情况下，每隔18个月，芯片面积就会减少一半。

这样，同样大小的晶圆可以生产出两倍数量的芯片。

 

如果说上一代工艺的芯片面积是1mm2，那么在新工艺下，面积就是新工艺的一半，也就是0.5mm2。

我们假设两代晶圆的成本是一样的（一般新工艺会更贵），那么新工艺的成本就是原工艺成本的一半。

这是摩尔定律揭示的现实：

也就是说，采用新工艺的芯片面积更小，功耗更优，频率更高，成本更低。

这就是新技术对旧技术的降维攻击！

这些优势和好处正是推动芯片技术不断进步的引擎。

这就是摩尔定律的内涵。

如果芯片技术进步，每个晶体管的尺寸会​​缩小。缩小多少呢？

 

如上图所示，在晶体管数量保持不变的情况下，下一代新工艺的芯片面积是上一代的一半。

 

那么X和Y之间是什么关系呢？

如果我们按平方来算会怎么样？

那么新工艺的晶体管尺寸大约是旧工艺的0.7倍。

也就是说晶体管的体积将缩小0.7倍。

按照摩尔定律，我们可以用初中的数学知识来算一下每一代工艺的进展，从800nm（这个80586工艺节点）开始。

 

 

芯片技术的发展也证实了这一点：

从 0.8 μm、0.5 μm、0.35 μm、0.25 μm、0.18 μm、0.13 μm、90 nm、65 nm、45 nm、32 nm、22 nm、16 nm、10 nm、7 nm、5 nm。

 

实际的工艺节点满足这个要求。

摩尔定律与目前的芯片制造工艺完全一致。

魔法！

2：半节点

一些具有流程知识的学生可能会说：

出了点问题，

这张图中，热门的40nm、28nm、14nm工艺去哪了？

是的，这涉及到芯片厂商常用的一个方法。

收缩。

我们都知道，一个工艺节点开发成功之后，它的研发成本是非常高的。

如果能在这个工艺节点，面积，功耗等上继续优化。

这也是最大限度利用现有投资的一种方法。

就像英特尔在 14nm 上所做的一样。

14纳米+++

持续优化。

 

而我们今天说的缩水，也是一种优化。

本质上就是利用光罩（MASK）进行比例缩放，晶体管尺寸缩小一点，芯片依然可以正常工作，从而缩小芯片面积，降低成本。

那么收缩率是多少？

缩小通常会使晶体管的尺寸减小 0.9 倍。

 

大约每条边长缩小0.9；整体面积减少0.81；

 

该过程也称为芯片缩小。

不过，缩小尺寸可能会带来新的问题，例如漏电流增加，但漏电流是可以通过工艺参数进行调整的，在不改变工艺特性的情况下，缩小尺寸同样可以挖掘该工艺节点的潜力。

这些缩小的工艺节点也称为半节点。

例如：

 40nm是45nm微缩后的半个节点。

 28nm是32nm微缩后的半个节点。

 20nm是22nm微缩后的半个节点。

 14nm也可以看作是16nm缩减后的半个节点。

将前面的过程乘以0.9。

DIE shrink 是芯片厂家做的，和芯片设计公司没关系。

工程师设计出来的版图都是预先缩水过的，厂家生产的时候直接进行缩水，生成的die的面积是比版图成比例的缩小的。

所以我们的芯片设计工程师现在在做40nm或者28nm这样的半节点工艺的时候，有一个缩小的流程。

会发现芯片的版图比实际的DIE面积要大。

如果我们计算最终的DIE（芯片）面积，其实是缩水之后的面积，而不是版图的面积。

 

EDA 工具标记缩减之前（预缩减）的区域。

 

也就是设计公司给芯片厂的是10X10的设计图，但是芯片厂生产出来的却是9x9的尺寸。

 

对于DIE、WAFER等具体定义，不熟悉的同学可以参考《师兄原创的那些优质人类芯片工程师的“说话术”》

 

这些优化的，如40nm、28nm等等，已经成为更加成熟和长寿命的工艺。

原来的45nm、32nm等，与优化后的40nm、28nm相比，不再具有优势，厂商也不再推广这些工艺。

 

实际上，业界通常将45nm/40nm、32nm/28nm、22nm/20nm、16nm/14nm工艺节点看作同一个工艺节点，是一个代，只是被厂商通过微缩进行优化而已。

加入shrink之后我们看到现在的28nm、14nm、10nm、7nm以及5nm，这些都可以利用上一节摩尔定律讲到的初中数学知识来推算。

 

严格契合，理论与实践相符。

 

戈登·摩尔，真是个天才！

3：门长度

 

但这是真的吗？

 

这些数字背后隐藏着重大的意义。

 

我们来看一张图片：

 

 

从 1960 世纪 1990 年代到 XNUMX 年代末，节点都是根据其栅极长度来命名的。IEEE 的这张图显示了以下关系。

 

栅极长度和半间距（芯片上两个相同特征之间距离的一半）与工艺节点名称相匹配，这就是0.5um，0.35um，0.25um实际命名的原因。

但在28nm以下，由于采用了finfet等新技术，这些与实际节点和栅长、半节距不匹配。

 

 

 

如果保持节点名称和实际特征大小同步，它将显示为红线。

 

2015年前，芯片制造最小工艺尺寸将降至1纳米以下。

 

事实上，制造商偷偷越过仓库，

 

实际情况是整个过程曲线更接近蓝线所示的曲线。

 

你以为的7nm、5nm，已经不再是栅极长度或者半节距了。

那么7nm、5nm是怎么来的呢？

画一个饼！

画一个饼图，你熟悉吗？

 

公司老板最擅长做这件事，画一个饼图，或者画一个路线图。

 

老板说：未来三年每年翻一番，今年销售额做100个亿，10年后成为千亿销售额的公司。

 

重点是，这个东西不能这么算，按照这个算，几十年后地球就变成你公司的了，你的销售额就做不成了。

 

那么芯片制造的格局或路线图是如何绘制的呢？

因为半导体制造涉及巨大的资本支出和大量的长期研究，从论文中提出一种新的技术方法到大规模商业化制造，平均时间大约需要10-15年。

 

几十年前，半导体行业就认识到，如果有一个引入节点以及这些节点将解决的功能规模的总体路线图，那么这将指导参与芯片流程的每个单元。

也就是说比如2025年我们画一个大饼来发展1nm，那么这时候所需要的光刻设备商、刻蚀设备商、材料商、研究机构等等都要瞄准这个目标。

该路线图的主要目的是“为大学、联盟和行业研究人员提供重要的未来参考，以促进各个技术领域的创新”。

也就是说，要给芯片制造从业者画出一张大饼。

 

多年来，国际半导体技术路线图（ITRS）发布了行业总体路线图。这些路线图跨越15年，为半导体市场设定了总体目标。

ITRS 就是画饼的人！

 

这个路线图该如何绘制？

当然是摩尔定律，正如本文第一部分所描述的那样。

摩尔定律太粗鲁了。

 

已经从几百nm，干到5nm或者3nm了。

 

关键是，数学可以做到这一点，但物理学能做到吗？

 

这样做有点太仓促了。

 

4、营销手段：宝马5系与5nm

随后不久，ITRS（国际半导体技术路线图）组织也认识到这是不可接受的。

无法将栅极长度或半节距与节点尺寸关联起来的原因是：

 

因此这些维度要么停止扩展，要么扩展得更慢。

粗暴地乘以 0.7 并期望晶体管能够工作。

目前工业上还无法生产这种晶体管。

 

所以在2010年，ITRS将各个节点上的技术统称为“等效扩展”。

也就是说你不需要真的去对应，你觉得还不错就行。

 

也就是说7nm、5nm已经不再是它们原来指的栅长或者半节距了。

 

这一变化体现了芯片制造业的现状：

 

台积电的 Philip Wong 在 Hot Chips 31 主题演讲中表示：“它曾经是一个技术节点、一个节点号，它意味着某种东西、晶圆上的某种功能。”

 

但是：“今天，数字只是数字而已。它们就像汽车型号——比如宝马 5 系或马自达 6。数字是什么并不重要，它只是下一代技术的目的地，它的名字。所以我们不要将节点的名称与技术实际提供的内容相混淆。”

  

 

 

 

绘图要点：不要将节点名称与实际技术混淆

 

5nm和7nm就和宝马5、马自达6没什么区别。

 

这些只是营销策略。

 

这并不是说公众会混淆这个名字。

正是这些芯片制造商，利用这些营销词汇来混淆工艺节点和晶体管的实际尺寸？

 

摩尔定律这艘大船虽然进入了浅水域，但却面临搁浅的危险。

让我们一起推动这艘大船，按照摩尔定律继续前进，

 

因此英特尔的某个人想出了这个办法。

别说了，5nm、7nm，我们直接对比一下单位面积上的晶体管数量吧。

这是公式：

 

英特尔芯片制造专家马克·波尔 (Mark Bohr) 认为，每个芯片制造商在提及工艺节点时都应该披露其逻辑晶体管密度，单位为 MTr/mm2（每平方毫米百万个晶体管）。

这也解释了为什么英特尔的10nm和台积电的7nm虽然看上去是两代，但晶体管密度却基本相同。

 

 

 

但这个公式太复杂了。

7nm、5nm怎么可能对公众有很好的宣传效果呢。

但说实话，英特尔本身在自己的命名方案中并没有真正遵循门长（gate length）模型。

从下表可以看出，随着工艺的进步，玩家越来越少。

高端芯片市场只剩下台积电、三星和正在迎头赶上的英特尔。

明年，三星和台积电的3nm都宣称将量产。

不过这次我们要知道，这只是一代工艺的代号，和3nm本身并没有任何关系。

从7nm、5nm、到3nm。

摩尔定律并未消亡。

仅有的，

步履蹒跚，渐渐老去。

引文：

1：技术节点 - WikiChip

2：如何定义工艺节点？ - ExtremeTech

3：台积电的 7nm、5nm 和 3nm“只是数字……数字是多少并不重要”| PCGamesN

免责声明：本文转载自“路克验证”，本文仅代表作者个人观点，不代表赛克微及业界观点，仅供转载分享，支持保护知识产权，转载请注明原始出处及作者，如有侵权请联系我们删除。