1: Ley de Moore

En 1965, la leyenda de Silicon Valley, uno de los "ocho traidores" de Fairchild, ex director ejecutivo y presidente honorario de Intel y gran descubridor de las leyes, Gordon·Moore, estaba preparando un informe sobre la tendencia de desarrollo de la memoria de las computadoras. .

Cuando comenzó a graficar los datos, notó una tendencia sorprendente.

Cada nuevo chip contiene aproximadamente el doble de capacidad que su predecesor, y cada chip se produce entre 18 y 24 meses después del chip anterior. Si esta tendencia continúa, la potencia informática en relación con el período de tiempo aumentará exponencialmente.

 

Ésta es la famosa Ley de Moore, y su descripción del desarrollo de la industria de los circuitos integrados es inusualmente correcta.

para concluir:

1: El número de circuitos integrados en un chip de circuito integrado (oblea) se duplica cada 18 meses.

2. El rendimiento del microprocesador se duplica cada 18 meses, mientras que el precio baja a la mitad.

3. El rendimiento de la computadora que un dólar puede comprar se cuadruplica cada 18 meses.

 

¿Se podría pensar que la Ley de Moore no es más que un resumen?

De hecho, esto puede deducir una fórmula, es decir, cada 18 meses, el área del chip se reduce a la mitad cuando el tamaño del chip permanece sin cambios.

De esta forma, obleas del mismo tamaño pueden producir el doble de chips.

 

Si el área del chip del proceso de la generación anterior es de 1 mm2, en el nuevo proceso, el área es la mitad del nuevo proceso, que es de 0.5 mm2.

Suponemos que el costo de las dos generaciones de obleas es el mismo (generalmente, el nuevo proceso será más costoso), entonces el costo del nuevo proceso es la mitad del costo del proceso original.

Esta es la realidad que revela la Ley de Moore:

Es decir, el chip que usa el nuevo proceso tiene un área más pequeña, mejor consumo de energía, mayor frecuencia y menor costo.

¡Este es el ataque de reducción de dimensionalidad de la nueva tecnología sobre la vieja tecnología!

Estas ventajas y beneficios son el motor que impulsa el avance continuo de la tecnología de chips.

Ésa es la connotación de la Ley de Moore.

Si la tecnología de chips avanza, el tamaño de cada transistor se reducirá. ¿Cuánto se encoge?

 

Como se muestra en la figura anterior, si bien la cantidad de transistores sigue siendo la misma, el área del chip del nuevo proceso de próxima generación es la mitad que la de la generación anterior.

 

Entonces, ¿cuál es la relación entre X e Y?

¿Y si contamos en términos de cuadrados?

Entonces, el nuevo proceso tiene aproximadamente 0.7 veces el tamaño de los transistores del proceso anterior.

Es decir, el transistor será 0.7 veces más pequeño.

De acuerdo con la Ley de Moore, podemos utilizar el conocimiento matemático de la escuela secundaria para calcular el progreso de cada generación de tecnología, comenzando desde 800 nm (este nodo de proceso 80586).

 

 

El desarrollo de la tecnología de chips también lo confirma:

Desde 0.8 μm, 0.5 μm, 0.35 μm, 0.25 μm, 0.18 μm, 0.13 μm, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm, 16 nm, 10 nm, 7 nm, 5 nm.

 

El nodo de proceso real cumple con este requisito.

La Ley de Moore es totalmente coherente con el proceso actual de fabricación de chips.

¡mágico!

2: medio nodo

Algunos estudiantes con conocimientos de procesos pueden decir:

Algo está mal,

En esta imagen, ¿dónde fue el proceso caliente de 40 nm, 28 nm y 14 nm?

Sí, se trata de un método común utilizado por los fabricantes de chips.

encogimiento.

Todos sabemos que después de que un nodo de proceso se desarrolla con éxito, sus costos de investigación y desarrollo son muy altos.

Si puede continuar optimizando en este nodo de proceso, área, consumo de energía, etc.

También es una forma de maximizar el uso de la inversión existente.

Al igual que lo que hizo Intel en 14nm.

14nm+++

Optimización continua.

 

Y el encogimiento del que hablamos hoy también es una optimización.

Se escala esencialmente proporcionalmente con el uso de iluminación (MASK). El tamaño del transistor se reduce un poco y el chip aún puede funcionar normalmente, lo que reduce el área del chip y reduce el costo.

Entonces, ¿cuál es la relación de contracción?

Shrink normalmente reduce el tamaño de los transistores por un factor de 0.9.

 

Aproximadamente la longitud de cada lado tiene una escala de 0.9; el área total se reduce en 0.81;

 

Este proceso también se conoce como contracción del troquel.

Sin embargo, la reducción de escala puede presentar nuevos problemas, como una mayor corriente de fuga, pero la corriente de fuga se puede ajustar mediante parámetros de proceso. Shrink también puede aprovechar el potencial de este nodo de proceso sin cambiar las características del proceso.

Estos nodos de proceso reducidos también se denominan medios nodos.

Por ejemplo:

 40nm es el medio nodo después de la contracción de 45nm.

 28 nm es el medio nodo después de una reducción de 32 nm.

 20nm es el medio nodo después de la contracción de 22nm.

 14 nm también se puede considerar como medio nodo después de una reducción de 16 nm.

Multiplica el proceso anterior por 0.9.

La reducción de DIE la realizan los fabricantes de chips y no tiene nada que ver con las empresas de diseño de chips.

Todos los diseños diseñados por los ingenieros están preencogidos y, cuando el fabricante los produce, se encogen directamente y el área del troquel generado es proporcionalmente más pequeña que la versión.

Por lo tanto, nuestros ingenieros de diseño de chips ahora tienen un proceso de reducción cuando realizan procesos de medio nodo, como 40nm o 28nm.

Se encontrará que el diseño del chip es más grande que el área real del DIE.

Si calculamos el área final del DIE (chip), en realidad es el área después de la reducción, no el área del diseño.

 

La herramienta EDA marca el área antes del encogimiento (pre encogimiento).

 

Es decir, la empresa de diseño le dio a la fábrica de chips un dibujo de diseño de 10X10, pero la fábrica de chips produjo un tamaño de 9x9.

 

Para conocer las definiciones específicas de DIE, WAFER, etc., para estudiantes desconocidos, puede consultar "Esas "palabras habladas" de ingenieros de chips humanos de alta calidad escritas originalmente por mi hermano".

 

Estos optimizados, 40nm, 28nm, etc., se han convertido en procesos más maduros y longevos.

Los 45nm, 32nm, etc. originales, en comparación con los 40nm, 28nm optimizados, ya no tienen ventajas, los fabricantes ya no promueven estos procesos.

 

De hecho, la industria generalmente considera los nodos de proceso de 45nm/40nm, 32nm/28nm, 22nm/20nm, 16nm/14nm como el mismo nodo de proceso, que es una generación, pero los fabricantes lo optimizan mediante la reducción.

Después de agregar la contracción, vemos que los 28 nm, 14 nm, 10 nm y 7 nm actuales se pueden calcular utilizando los conocimientos matemáticos de la escuela secundaria en la sección anterior de la Ley de Moore.

 

Estrictamente en forma, la teoría y la práctica están en buen acuerdo.

 

Gordon Moore, ¡qué genio!

3: Longitud de puerta

 

¿Pero es éste realmente el caso?

 

Hay un gran significado oculto en estas cifras.

 

Veamos una imagen:

 

 

Desde aproximadamente la década de 1960 hasta finales de la de 1990, los nodos fueron nombrados según la longitud de su puerta. Este diagrama de IEEE muestra la siguiente relación.

 

La longitud de la puerta y el medio paso (la mitad de la distancia entre dos características idénticas en el chip) coinciden con el nombre del nodo del proceso, razón por la cual en realidad se nombran 0.5um, 0.35um, 0.25um.

Pero por debajo de 28 nm, debido al uso de nuevas tecnologías como finfet, estas no coinciden con la longitud y el medio paso reales del nodo y la puerta.

 

 

 

Si mantiene sincronizados el nombre del nodo y el tamaño real de la función, aparecerá como una línea roja.

 

Antes de 2015, el tamaño mínimo del proceso para la fabricación de chips será inferior a 1 nm.

 

De hecho, el fabricante cruzó en secreto el almacén,

 

En realidad, toda la curva del proceso está más cerca de lo que muestra la línea azul.

 

Los 7nm y 5nm que pensabas ya no eran la longitud de puerta o el medio paso.

Entonces, ¿cómo surgieron los 7 nm y los 5 nm?

¡Dibuja un pastel!

Dibuja un pastel, ¿estás familiarizado con esto?

 

El jefe de la empresa es el mejor para hacer esto, dibujando un pastel o dibujando una hoja de ruta.

 

El jefe dijo: Se duplicará cada año en los próximos tres años. Este año, las ventas serán de 100 millones. En 10 años, se convertirá en una empresa con ventas de 100 mil millones.

 

El caso es que esto no se puede calcular así. Según este cálculo, después de unas décadas, la tierra pasará a ser de su empresa y sus ventas no se completarán.

 

Entonces, ¿cómo se dibuja el pastel de fabricación de chips o (hoja de ruta)?

Porque la fabricación de semiconductores implica enormes gastos de capital y mucha investigación a largo plazo. El tiempo medio desde la introducción de un nuevo método técnico en un papel hasta su fabricación comercial a gran escala es de unos 10 a 15 años.

 

Hace décadas, la industria de los semiconductores reconoció que si existía una hoja de ruta general para la introducción de nodos y los tamaños funcionales que esos nodos abordarían, eso guiaría a todas las unidades involucradas en el flujo de chips.

Es decir, por ejemplo, en 2025 sacaremos un gran pastel para desarrollar 1 nm. Luego, los fabricantes de equipos de litografía, fabricantes de equipos de grabado, fabricantes de materiales, instituciones de investigación, etc. que se necesitan en este momento deben apuntar a este objetivo.

Esta hoja de ruta pretende principalmente "proporcionar una importante referencia futura para que las universidades, los consorcios y los investigadores de la industria estimulen la innovación en diversos campos tecnológicos".

En otras palabras, es necesario dibujar un gran pastel para los profesionales de la fabricación de chips.

 

A lo largo de los años, la Hoja de ruta tecnológica internacional para semiconductores (ITRS) ha publicado una hoja de ruta general para la industria. Estas hojas de ruta abarcan 15 años y establecen objetivos generales para el mercado de semiconductores.

¡ITRS es quien saca el pastel!

 

¿Cómo dibujar esta hoja de ruta?

La Ley de Moore, por supuesto, como se describe en la primera parte de este artículo.

La ley de Moore es muy grosera.

 

Ha sido desde unos pocos cientos de nm, seco a 5nm o 3nm.

 

El punto es que las matemáticas pueden hacer esto, pero ¿puede hacerlo la física?

 

Es un poco apresurado hacer esto.

 

4: Medios de comercialización: BMW Serie 5 y 5nm

Poco después, la organización ITRS (Hoja de ruta tecnológica internacional para semiconductores) también entendió que esto no es aceptable.

Las razones por las que no puede relacionar la longitud de la puerta o el medio paso con el tamaño del nodo son:

 

Entonces, estas dimensiones dejan de escalar o escalan más lentamente.

Multiplique brutalmente por 0.7 y espere que el transistor funcione.

Tales transistores no pueden ser fabricados por la industria.

 

Así, en 2010, el ITRS se refirió colectivamente a la tecnología de cada nodo como "escalamiento equivalente".

En otras palabras, no es necesario que correspondas, crees que no está mal.

 

Es decir, 7nm y 5nm ya no son la longitud de puerta o el medio paso al que se referían originalmente.

 

Este cambio refleja el status quo de la industria de fabricación de chips:

 

"Solía ​​ser un nodo tecnológico, un número de nodo, que significaba algo, alguna función en una oblea", dijo Philip Wong de TSMC durante la conferencia magistral de Hot Chips 31.

 

Pero: "Hoy en día, los números son sólo números. Son como los modelos de coche, como un BMW Serie 5 o un Mazda 6. No importa cuál sea el número, sólo es el destino de la próxima tecnología, su nombre. Así que no confundamos el nombre del nodo con lo que la tecnología realmente proporciona".

  

 

 

 

Punto de interés: no confunda el nombre del nodo con la tecnología real

 

5nm y 7nm no son diferentes de BMW 5 y Mazda 6.

 

Estas son solo tácticas de marketing.

 

No es que el público vaya a confundir el nombre.

¿Son estos fabricantes de chips quienes utilizan estas palabras de marketing para confundir los nodos del proceso y el tamaño real de los transistores?

 

Aunque el gran barco Ley de Moore entró en aguas poco profundas, estuvo a punto de encallar.

Hagamos vibrar este gran barco juntos y sigamos adelante como dice la Ley de Moore:

 

Entonces a alguien de Intel se le ocurrió.

No hables de eso, 5 nm, 7 nm, comparemos directamente la cantidad de transistores por unidad de área.

Aquí está la fórmula:

 

El experto en fabricación de chips de Intel, Mark Bohr, cree que cada fabricante de chips debería revelar su densidad de transistores lógicos en MTr/mm2 (millones de transistores por milímetro cuadrado) cuando se refiere a un nodo de proceso.

Esto también explica por qué los 10nm de Intel y los 7nm de TSMC, aunque parecen dos generaciones, tienen básicamente la misma densidad de transistores.

 

 

 

Sin embargo, esta fórmula es demasiado complicada.

¿Cómo es posible que 7nm y 5nm tengan un buen efecto publicitario en el público?

Pero, para ser honesto, la propia Intel realmente no sigue el modelo de longitud de puerta (gate length) en su propio esquema de nomenclatura.

De la siguiente tabla, a medida que avanza el oficio, hay cada vez menos jugadores.

Los fabricantes de gama alta son ahora TSMC y Samsung, e Intel, que se ha estado poniendo al día.

El año que viene, Samsung y TSMC afirman que los 3 nm se producirán en masa.

Pero esta vez, debemos saber que este es solo un nombre de código de proceso de generación y no tiene nada que ver con 3nm en sí.

Desde 7nm, 5nm, hasta 3nm.

La Ley de Moore no está muerta.

solo,

Vacilando y envejeciendo.

Cita:

1: Nodo tecnológico - WikiChip

2: ¿Cómo se definen los nodos de proceso? - tecnología extrema

3: Los 7 nm, 5 nm y 3 nm de TSMC “son solo números… no importa cuál sea el número” | PCJuegosN

Descargo de responsabilidad: este artículo es una reproducción de "Luke Verification", este artículo solo representa los puntos de vista personales del autor, no los puntos de vista de Sac Micro y la industria, solo para reimprimir y compartir, soporte Para proteger los derechos de propiedad intelectual, indique la fuente original y autor para su reimpresión. Si hay alguna infracción, contáctenos para eliminarla.