1: Hukum Moore

Pada tahun 1965, legenda Silicon Valley, salah satu dari "Delapan Pengkhianat" Fairchild, mantan CEO dan ketua kehormatan Intel, dan penemu hukum yang hebat, Gordon · Moore, sedang menyiapkan laporan tentang tren perkembangan memori komputer .

Ketika dia mulai merencanakan data, dia melihat tren yang mengejutkan.

Setiap chip baru memiliki kapasitas dua kali lipat dari pendahulunya, dan setiap chip diproduksi dalam waktu 18 hingga 24 bulan dari chip sebelumnya. Jika tren ini terus berlanjut, daya komputasi relatif terhadap periode waktu akan meningkat secara eksponensial.

 

Ini adalah Hukum Moore yang terkenal, dan uraiannya tentang perkembangan industri sirkuit terpadu sangat tepat.

untuk menyimpulkan:

1: Jumlah sirkuit yang terintegrasi pada chip sirkuit terintegrasi (wafer) berlipat ganda setiap 18 bulan.

2. Kinerja mikroprosesor berlipat ganda setiap 18 bulan, sementara harga turun setengahnya.

3. Kinerja komputer yang satu dolar dapat membeli empat kali lipat setiap 18 bulan.

 

Anda mungkin berpikir bahwa Hukum Moore hanyalah sebuah ringkasan?

Faktanya, ini dapat menyimpulkan sebuah formula, yaitu, setiap 18 bulan, area chip dibelah dua ketika ukuran chip tetap tidak berubah.

Dengan cara ini, wafer dengan ukuran yang sama dapat menghasilkan chip dua kali lebih banyak.

 

Jika luas chip pada proses generasi sebelumnya adalah 1mm2, maka pada proses baru luasnya adalah setengah dari proses baru, yaitu 0.5mm2.

Kita asumsikan biaya wafer kedua generasi tersebut sama (umumnya proses baru akan lebih mahal), maka biaya proses baru adalah setengah dari biaya proses awal.

Inilah kenyataan yang diungkapkan oleh Hukum Moore:

Artinya, chip yang menggunakan proses baru memiliki area yang lebih kecil, konsumsi daya yang lebih baik, frekuensi yang lebih tinggi, dan biaya yang lebih rendah.

Ini adalah serangan pengurangan dimensi dari teknologi baru pada teknologi lama!

Keunggulan dan keunggulan ini adalah mesin yang mendorong kemajuan teknologi chip yang berkelanjutan.

Itulah konotasi Hukum Moore.

Jika teknologi chip maju, ukuran masing-masing transistor akan menyusut. Berapa penyusutannya?

 

Seperti yang ditunjukkan pada gambar di atas, meskipun jumlah transistor tetap sama, area chip proses baru generasi berikutnya adalah setengah dari generasi sebelumnya.

 

Jadi apa hubungan antara X dan Y?

Bagaimana jika kita menghitung dalam bentuk persegi?

Kemudian proses baru berukuran sekitar 0.7 kali ukuran transistor dari proses lama.

Artinya, transistor akan 0.7 kali lebih kecil.

Menurut Hukum Moore, kita dapat menggunakan pengetahuan matematika sekolah menengah pertama untuk menghitung kemajuan setiap generasi teknologi, mulai dari 800nm ​​(node ​​proses 80586 ini).

 

 

Perkembangan teknologi chip juga menegaskan hal ini:

Dari 0.8 m, 0.5 m, 0.35 m, 0.25 m, 0.18 m, 0.13 m, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm, 16 nm, 10 nm, 7 nm, 5 nm.

 

Node proses yang sebenarnya memenuhi persyaratan ini.

Hukum Moore sepenuhnya konsisten dengan proses pembuatan chip saat ini.

sihir!

2: Setengah simpul

Beberapa siswa dengan pengetahuan proses mungkin mengatakan:

Sesuatu yang salah,

Dalam gambar ini, ke mana perginya proses panas 40nm, 28nm, dan 14nm.

Ya, ini melibatkan metode umum yang digunakan oleh produsen chip.

menyusut.

Kita semua tahu bahwa setelah node proses berhasil dikembangkan, biaya penelitian dan pengembangannya sangat tinggi.

Jika Anda dapat terus mengoptimalkan node proses ini, area, konsumsi daya, dll.

Ini juga merupakan cara untuk memaksimalkan penggunaan investasi yang ada.

Sama seperti apa yang dilakukan Intel pada 14nm.

14 nm+++

Optimasi berkelanjutan.

 

Dan psikiater yang kita bicarakan hari ini juga merupakan pengoptimalan.

Ini pada dasarnya berskala proporsional dengan penggunaan pencahayaan (MASK). Ukuran transistor berkurang sedikit, dan chip masih dapat bekerja secara normal, sehingga mengurangi area chip dan mengurangi biaya.

Jadi berapa rasio penyusutannya?

Kecilkan biasanya mengurangi ukuran transistor dengan faktor 0.9.

 

Kira-kira setiap panjang sisi diskalakan sebesar 0.9; luas keseluruhan berkurang 0.81;

 

Proses ini juga dikenal sebagai die shrink.

Namun, penskalaan dapat menimbulkan masalah baru, seperti peningkatan arus bocor, tetapi arus bocor dapat disesuaikan dengan parameter proses. Shrink juga dapat memanfaatkan potensi node proses ini tanpa mengubah karakteristik proses.

Node proses yang menyusut ini juga disebut setengah node.

Misalnya:

 40nm adalah setengah simpul setelah 45nm menyusut.

 28nm adalah setengah node setelah penyusutan 32nm.

 20nm adalah setengah simpul setelah 22nm menyusut.

 14nm juga dapat dianggap sebagai setengah node setelah penyusutan 16nm.

Kalikan proses sebelumnya dengan 0.9.

Penyusutan DIE dilakukan oleh produsen chip dan tidak ada hubungannya dengan perusahaan desain chip.

Tata letak yang dirancang oleh para insinyur semuanya telah menyusut sebelumnya, dan ketika pabrikan memproduksinya, mereka langsung menyusut, dan area cetakan yang dihasilkan secara proporsional lebih kecil dari versinya.

Jadi insinyur desain chip kami sekarang memiliki proses penyusutan saat melakukan proses setengah simpul seperti 40nm atau 28nm.

Akan ditemukan bahwa tata letak chip lebih besar dari area DIE yang sebenarnya.

Kalau kita hitung luas akhir DIE (chip), sebenarnya itu adalah luas setelah menyusut, bukan luas tata letaknya.

 

Alat EDA menandai area sebelum menyusut (pra menyusut).

 

Artinya, perusahaan desain memberikan gambar desain 10X10 kepada pabrik chip, tetapi pabrik chip memproduksi ukuran 9x9.

 

Untuk definisi spesifik dari DIE, WAFER, dll., bagi siswa yang belum terbiasa, Anda dapat merujuk ke ""Kata-kata yang berbicara" dari insinyur chip manusia berkualitas tinggi yang aslinya ditulis oleh saudara saya"

 

Yang dioptimalkan ini, 40nm, 28nm, dll., telah menjadi proses yang lebih matang dan berumur panjang.

45nm, 32nm, dll yang asli, dibandingkan dengan 40nm, 28nm yang dioptimalkan, tidak lagi memiliki keunggulan, produsen tidak lagi mempromosikan proses ini.

 

Faktanya, industri biasanya menganggap node proses 45nm/40nm, 32nm/28nm, 22nm/20nm, 16nm/14nm sebagai node proses yang sama, yang merupakan generasi, tetapi dioptimalkan oleh produsen melalui penyusutan.

Setelah menambahkan penyusutan, kita melihat arus 28nm, 14nm, 10nm, 7nBaik m maupun 5nm dapat dihitung menggunakan pengetahuan matematika sekolah menengah pertama di bagian Hukum Moore sebelumnya.

 

Sangat cocok, teori dan praktik berada dalam kesepakatan yang baik.

 

Gordon Moore, sungguh jenius!

3: Panjang gerbang

 

Tetapi apakah ini benar-benar masalahnya?

 

Ada makna tersembunyi yang besar dalam angka-angka ini.

 

Mari kita lihat gambarnya:

 

 

Dari sekitar tahun 1960an hingga akhir 1990an, node diberi nama berdasarkan panjang gerbangnya. Diagram dari IEEE ini menunjukkan hubungan berikut.

 

Panjang gerbang dan setengah pitch (setengah jarak antara dua fitur identik pada chip) cocok dengan nama node proses, itulah sebabnya sebenarnya diberi nama 0.5um, 0.35um, 0.25um.

Namun di bawah 28nm, karena penggunaan teknologi baru seperti finfet, ini tidak sesuai dengan panjang dan setengah pitch node dan gerbang sebenarnya.

 

 

 

Jika Anda tetap menyinkronkan nama node dan ukuran fitur sebenarnya, itu akan muncul sebagai garis merah.

 

Sebelum 2015, ukuran proses minimum untuk pembuatan chip akan turun di bawah 1nm.

 

Faktanya, pabrikan diam-diam melintasi gudang,

 

Pada kenyataannya, seluruh kurva proses lebih dekat dengan yang ditunjukkan oleh garis biru.

 

7nm dan 5nm yang Anda pikir tidak lagi panjang gerbang atau setengah nada.

Jadi bagaimana 7nm dan 5nm muncul?

Gambarlah kue!

Menggambar pai, apakah Anda akrab dengan ini?

 

Bos perusahaan paling baik dalam melakukan ini, menggambar kue, atau menggambar peta jalan.

 

Bos berkata: Ini akan berlipat ganda setiap tahun dalam tiga tahun ke depan. Tahun ini, penjualan akan menjadi 100 juta. Dalam 10 tahun, itu akan menjadi perusahaan dengan penjualan 100 miliar.

 

Intinya, hal ini tidak bisa dihitung seperti ini. Menurut perhitungan ini, setelah beberapa dekade, bumi akan menjadi milik perusahaan Anda, dan penjualan Anda tidak akan selesai.

 

Jadi bagaimana pai pembuatan chip, atau (peta jalan) digambar?

Karena manufaktur semikonduktor melibatkan belanja modal yang besar dan banyak penelitian jangka panjang. Waktu rata-rata dari pengenalan metode teknis baru pada kertas hingga produksi komersial skala besar adalah sekitar 10-15 tahun.

 

Beberapa dekade yang lalu, industri semikonduktor menyadari bahwa jika ada peta jalan menyeluruh untuk pengenalan node dan ukuran fungsional yang akan ditangani oleh node tersebut, hal itu akan memandu setiap unit yang terlibat dalam aliran chip.

Artinya, misalnya, pada tahun 2025, kita akan mengambil langkah besar untuk mengembangkan 1nm. Kemudian, produsen peralatan litografi, produsen peralatan etsa, produsen material, lembaga penelitian, dan lain-lain yang dibutuhkan saat ini harus mengarah pada tujuan tersebut.

Peta jalan ini terutama dimaksudkan untuk “memberikan referensi besar di masa depan bagi universitas, konsorsium, dan peneliti industri untuk merangsang inovasi di berbagai bidang teknologi”.

Dengan kata lain, perlu untuk menarik pai besar bagi praktisi manufaktur chip.

 

Selama bertahun-tahun, International Technology Roadmap for Semiconductors (ITRS) telah menerbitkan peta jalan keseluruhan untuk industri ini. Peta jalan ini mencakup 15 tahun dan menetapkan tujuan keseluruhan untuk pasar semikonduktor.

ITRS adalah orang yang menggambar kue!

 

Bagaimana cara menggambar peta jalan ini?

Hukum Moore tentunya seperti yang dijelaskan pada bagian pertama artikel ini.

Hukum Moore sangat kasar.

 

Telah dari beberapa ratus nm, kering ke 5nm atau 3nm.

 

Intinya, matematika bisa, tapi fisika bisa?

 

Agak terlalu terburu-buru untuk melakukan ini.

 

4: Sarana Pemasaran: BMW Seri 5 dan 5nm

Segera setelah itu, organisasi ITRS (Peta Jalan Teknologi Internasional untuk Semikonduktor) juga memahami bahwa hal ini tidak dapat diterima.

Alasan mengapa Anda tidak dapat menghubungkan panjang gerbang atau setengah nada dengan ukuran simpul adalah:

 

Jadi dimensi ini menghentikan penskalaan atau penskalaan lebih lambat.

Kalikan secara brutal dengan 0.7 dan harapkan transistor berfungsi.

Transistor semacam itu tidak dapat diproduksi oleh industri.

 

Jadi, pada tahun 2010, ITRS secara kolektif menyebut teknologi pada setiap node sebagai “penskalaan yang setara”.

Dengan kata lain, Anda tidak perlu benar-benar berkorespondensi, menurut Anda itu tidak buruk.

 

Artinya, 7nm dan 5nm bukan lagi panjang gerbang atau setengah nada yang semula mereka rujuk.

 

Perubahan ini mencerminkan status quo dari industri manufaktur chip:

 

“Dulunya adalah sebuah simpul teknologi, sebuah nomor simpul, yang memiliki arti, suatu fungsi pada wafer,” kata Philip Wong dari TSMC saat keynote Hot Chips 31.

 

Namun: "Saat ini, angka hanyalah angka. Itu seperti model mobil - seperti BMW Seri 5 atau Mazda 6. Tidak peduli berapa angkanya, itu hanyalah tujuan dari teknologi berikutnya, namanya. Jadi kami tidak bingung antara nama node dengan apa yang sebenarnya disediakan oleh teknologi tersebut."

  

 

 

 

Poin menariknya: jangan bingung antara nama node dengan teknologi sebenarnya

 

5nm dan 7nm tidak berbeda dengan BMW 5 dan Mazda 6.

 

Ini hanya taktik pemasaran.

 

Bukan berarti masyarakat akan bingung dengan namanya.

Produsen chip inilah yang menggunakan kata-kata pemasaran ini untuk mengacaukan simpul proses dan ukuran sebenarnya dari transistor?

 

Meski kapal besar Hukum Moore memasuki perairan dangkal, namun hendak kandas.

Mari kita goyang kapal besar ini bersama-sama dan lanjutkan seperti yang dikatakan Hukum Moore,

 

Jadi seseorang di Intel yang menciptakannya.

Jangan ngomongin 5nm, 7nm, yuk langsung bandingkan jumlah transistor per satuan luas.

Berikut ini rumusnya:

 

Pakar manufaktur chip Intel, Mark Bohr, percaya bahwa setiap pembuat chip harus mengungkapkan kepadatan transistor logikanya dalam MTr/mm2 (jutaan transistor per milimeter persegi) ketika mengacu pada node proses.

Ini juga menjelaskan mengapa Intel 10nm dan TSMC 7nm, meskipun tampaknya merupakan dua generasi, pada dasarnya memiliki kepadatan transistor yang sama.

 

 

 

Namun, rumus ini terlalu rumit.

Bagaimana mungkin 7nm dan 5nm memiliki efek publisitas yang baik kepada publik.

Namun sejujurnya, Intel sendiri tidak terlalu mengikuti model panjang gerbang (gate length) dalam skema penamaannya sendiri.

Dari tabel di bawah, seiring dengan kemajuan kerajinan, semakin sedikit pemain yang ada.

Para pemain kelas atas kini hanya tersisa TSMC dan Samsung, serta Intel yang terus mengejar ketertinggalan.

Tahun depan, teknologi 3nm milik Samsung dan TSMC sama-sama diklaim akan diproduksi massal.

Tapi kali ini, kita harus tahu bahwa ini hanyalah nama kode proses generasi, dan tidak ada hubungannya dengan 3nm itu sendiri.

Dari 7nm, 5nm, hingga 3nm.

Hukum Moore belum mati.

hanya,

Memudar, dan menjadi tua.

Kutipan:

1: Node Teknologi - WikiChip

2: Bagaimana Node Proses Didefinisikan? - Teknologi Ekstrim

3: 7nm, 5nm, dan 3nm TSMC “hanyalah angka… tidak peduli berapa pun angkanya” | Game PCN

Penafian: Artikel ini direproduksi dari "Verifikasi Lukas", artikel ini hanya mewakili pandangan pribadi penulis, bukan pandangan Sac Micro dan industri, hanya untuk dicetak ulang dan dibagikan, dukungan Untuk melindungi hak kekayaan intelektual, harap tunjukkan sumber asli dan penulis untuk dicetak ulang. Jika ada pelanggaran, silakan hubungi kami untuk menghapusnya.