1 : Loi de Moore

En 1965, la légende de la Silicon Valley, l'un des « huit traîtres » de Fairchild, ancien PDG et président honoraire d'Intel et grand découvreur des lois, Gordon · Moore, préparait un rapport sur la tendance du développement de la mémoire informatique. .

Lorsqu’il a commencé à tracer les données, il a remarqué une tendance surprenante.

Chaque nouvelle puce contient environ deux fois la capacité de son prédécesseur et chaque puce est produite dans un délai de 18 à 24 mois après la puce précédente. Si cette tendance se poursuit, la puissance de calcul par rapport à la période augmentera de façon exponentielle.

 

Il s’agit de la célèbre loi de Moore, et sa description du développement de l’industrie des circuits intégrés est particulièrement correcte.

pour conclure:

1 : Le nombre de circuits intégrés sur une puce de circuit intégré (wafer) double tous les 18 mois.

2. Les performances du microprocesseur doublent tous les 18 mois, tandis que le prix diminue de moitié.

3. La performance informatique qu’un dollar peut acheter quadruple tous les 18 mois.

 

Vous pensez peut-être que la loi de Moore n’est qu’un résumé ?

En fait, on peut en déduire une formule selon laquelle, tous les 18 mois, la surface des copeaux est réduite de moitié lorsque la taille des copeaux reste inchangée.

De cette manière, des tranches de même taille peuvent produire deux fois plus de puces.

 

Si la surface de la puce du processus de génération précédente est de 1 mm2, dans le nouveau processus, la surface représente la moitié de celle du nouveau processus, soit 0.5 mm2.

Nous supposons que le coût des deux générations de plaquettes est le même (généralement, le nouveau procédé sera plus cher), alors le coût du nouveau procédé est la moitié du coût du procédé initial.

C'est la réalité révélée par la loi de Moore :

Autrement dit, la puce utilisant le nouveau processus a une surface plus petite, une meilleure consommation d'énergie, une fréquence plus élevée et un coût inférieur.

C'est l'attaque de réduction de dimensionnalité de la nouvelle technologie sur l'ancienne technologie !

Ces avantages et bénéfices constituent le moteur qui stimule l’avancement continu de la technologie des puces.

C'est la connotation de la loi de Moore.

Si la technologie des puces progresse, la taille de chaque transistor diminuera. De combien rétrécit-il ?

 

Comme le montre la figure ci-dessus, même si le nombre de transistors reste le même, la surface de la puce du nouveau processus de nouvelle génération est la moitié de celle de la génération précédente.

 

Alors, quelle est la relation entre X et Y ?

Et si on comptait en termes de carrés ?

Le nouveau procédé fait alors environ 0.7 fois la taille des transistors de l’ancien procédé.

Autrement dit, le transistor sera 0.7 fois plus petit.

Selon la loi de Moore, nous pouvons utiliser les connaissances mathématiques du premier cycle du secondaire pour calculer les progrès de chaque génération de technologie, à partir de 800 nm (ce nœud de processus 80586).

 

 

Le développement de la technologie des puces le confirme également :

De 0.8 μm, 0.5 μm, 0.35 μm, 0.25 μm, 0.18 μm, 0.13 μm, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm, 16 nm, 10 nm, 7 nm, 5 nm.

 

Le nœud de processus réel répond à cette exigence.

La loi de Moore est tout à fait cohérente avec le processus actuel de fabrication des puces.

la magie!

2 : Demi-nœud

Certains étudiants ayant une connaissance des processus peuvent dire :

Quelque chose ne va pas,

Sur cette image, où est passé le processus chaud de 40 nm, 28 nm et 14 nm.

Oui, cela implique une méthode courante utilisée par les fabricants de puces.

rétrécir.

Nous savons tous qu'une fois qu'un nœud de processus est développé avec succès, ses coûts de recherche et de développement sont très élevés.

Si vous pouvez continuer à optimiser ce nœud de processus, cette zone, cette consommation électrique, etc.

C’est aussi un moyen de maximiser l’utilisation des investissements existants.

Tout comme ce qu'Intel a fait sur le 14 nm.

14 nm+++

Optimisation continue.

 

Et la démarque inconnue dont nous parlons aujourd’hui est aussi une optimisation.

Il est essentiellement proportionnel à l’utilisation de l’éclairage (MASK). La taille du transistor est un peu réduite et la puce peut toujours fonctionner normalement, réduisant ainsi la surface de la puce et réduisant le coût.

Alors, quel est le taux de rétrécissement ?

Le rétrécissement réduit généralement la taille des transistors d'un facteur 0.9.

 

Environ chaque longueur de côté est mise à l'échelle de 0.9 ; la superficie globale est réduite de 0.81 ;

 

Ce processus est également connu sous le nom de retrait de matrice.

Cependant, une réduction peut introduire de nouveaux problèmes, tels qu'une augmentation du courant de fuite, mais le courant de fuite peut être ajusté par les paramètres du processus. Shrink peut également exploiter le potentiel de ce nœud de processus sans modifier les caractéristiques du processus.

Ces nœuds de processus réduits sont également appelés demi-nœuds.

Par exemple:

 40 nm est le demi-nœud après un rétrécissement de 45 nm.

 28 nm est le demi-nœud après un rétrécissement de 32 nm.

 20 nm est le demi-nœud après un rétrécissement de 22 nm.

 14 nm peut également être considéré comme un demi-nœud après un rétrécissement de 16 nm.

Multipliez le processus précédent par 0.9.

Le rétrécissement DIE est effectué par les fabricants de puces et n'a rien à voir avec les sociétés de conception de puces.

Les mises en page conçues par les ingénieurs sont toutes pré-rétrécies, et lorsque le fabricant les produit, elles sont directement rétrécies et la surface de la matrice générée est proportionnellement plus petite que la version.

Ainsi, nos ingénieurs en conception de puces disposent désormais d'un processus de réduction lorsqu'ils effectuent des processus à demi-nœuds tels que 40 nm ou 28 nm.

On constatera que la disposition de la puce est plus grande que la zone réelle du DIE.

Si nous calculons la surface finale du DIE (puce), il s'agit en fait de la surface après rétrécissement, et non de la surface de la mise en page.

 

L'outil EDA marque la zone avant rétrécissement (pré-rétrécissement).

 

Autrement dit, la société de conception a donné à l'usine de puces un dessin de conception 10X10, mais l'usine de puces a produit une taille 9x9.

 

Pour les définitions spécifiques de DIE, WAFER, etc., pour les étudiants inconnus, vous pouvez vous référer à « Ces « mots parlants » d'ingénieurs en puces humaines de haute qualité écrits à l'origine par mon frère »

 

Ces processus optimisés, 40 nm, 28 nm, etc., sont devenus des processus plus matures et plus durables.

Les 45 nm, 32 nm, etc. d'origine, par rapport aux 40 nm, 28 nm optimisés, n'ont plus d'avantages, les fabricants ne promeuvent plus ces procédés.

 

En fait, l'industrie considère généralement les nœuds de processus 45 nm/40 nm, 32 nm/28 nm, 22 nm/20 nm, 16 nm/14 nm comme le même nœud de processus, qui est une génération, mais est optimisé par les fabricants grâce au rétrécissement.

Après avoir ajouté le rétrécissement, nous voyons que les 28 nm, 14 nm, 10 nm, 7 nm actuels peuvent être calculés en utilisant les connaissances mathématiques du collège dans la section précédente de la loi de Moore.

 

Strictement adaptées, la théorie et la pratique sont en bon accord.

 

Gordon Moore, quel génie !

3 : Longueur du portail

 

Mais est-ce vraiment le cas?

 

Il y a une grande signification cachée dans ces chiffres.

 

Regardons une image :

 

 

Depuis les années 1960 jusqu'à la fin des années 1990, les nœuds étaient nommés en fonction de la longueur de leur porte. Ce diagramme de l'IEEE montre la relation suivante.

 

La longueur de la porte et le demi-pas (la moitié de la distance entre deux caractéristiques identiques sur la puce) correspondent au nom du nœud de processus, c'est pourquoi 0.5 um, 0.35 um, 0.25 um sont en fait nommés.

Mais en dessous de 28 nm, en raison de l’utilisation de nouvelles technologies telles que finfet, celles-ci ne correspondent pas à la longueur et au demi-pas réels du nœud et de la porte.

 

 

 

Si vous synchronisez le nom du nœud et la taille réelle de l’entité, il apparaîtra sous la forme d’une ligne rouge.

 

Avant 2015, la taille minimale du processus de fabrication des puces tombera en dessous de 1 nm.

 

En fait, le fabricant a traversé secrètement l'entrepôt,

 

En réalité, l’ensemble de la courbe du processus est plus proche de celle représentée par la ligne bleue.

 

Les 7 nm et 5 nm que vous pensiez n'étaient plus la longueur de porte ou le demi-pas.

Alors, comment sont nés le 7 nm et le 5 nm ?

Dessine une tarte !

Dessine une tarte, tu connais ça ?

 

Le patron de l'entreprise est le meilleur pour cela, en dessinant un gâteau ou en dessinant une feuille de route.

 

Le patron a déclaré : Cela doublera chaque année au cours des trois prochaines années. Cette année, les ventes seront de 100 millions. Dans 10 ans, elle deviendra une entreprise avec un chiffre d'affaires de 100 milliards.

 

Le fait est que cette chose ne peut pas être calculée comme ça. Selon ce calcul, après quelques décennies, la terre appartiendra à votre entreprise et vos ventes ne seront pas finalisées.

 

Alors, comment est tracé le gâteau de fabrication des puces, ou (la feuille de route) ?

Parce que la fabrication de semi-conducteurs implique d’énormes dépenses en capital et de nombreuses recherches à long terme. Le délai moyen entre l’introduction d’une nouvelle méthode technique dans un papier et sa fabrication commerciale à grande échelle est d’environ 10 à 15 ans.

 

Il y a plusieurs décennies, l'industrie des semi-conducteurs a reconnu que s'il existait une feuille de route globale pour l'introduction des nœuds et les tailles fonctionnelles que ces nœuds prendraient en charge, cela guiderait chaque unité impliquée dans le flux des puces.

C’est à dire par exemple qu’en 2025, on tirera un gros gâteau pour développer le 1nm. Ensuite, les fabricants d'équipements de lithographie, les fabricants d'équipements de gravure, les fabricants de matériaux, les instituts de recherche, etc. dont nous avons besoin à l'heure actuelle doivent viser cet objectif.

Cette feuille de route vise avant tout à « fournir une future référence majeure aux universités, consortiums et chercheurs industriels pour stimuler l’innovation dans divers domaines technologiques ».

En d’autres termes, il est nécessaire de tirer un gros gâteau pour les praticiens de la fabrication de puces.

 

Au fil des années, l’International Technology Roadmap for Semiconductors (ITRS) a publié une feuille de route globale pour l’industrie. Ces feuilles de route s'étendent sur 15 ans et fixent des objectifs généraux pour le marché des semi-conducteurs.

ITRS est celui qui tire le gâteau !

 

Comment dessiner cette feuille de route ?

La loi de Moore, bien sûr, telle que décrite dans la première partie de cet article.

La loi de Moore est tellement impolie.

 

A été de quelques centaines de nm, sec à 5 nm ou 3 nm.

 

Le fait est que les mathématiques peuvent faire cela, mais la physique peut-elle le faire ?

 

C'est un peu trop précipité pour faire ça.

 

4 : Moyens marketing : BMW Série 5 et 5nm

Peu de temps après, l’organisation ITRS (International Technology Roadmap for Semiconductors) a également compris que cela n’était pas acceptable.

Les raisons pour lesquelles vous ne pouvez pas relier la longueur ou le demi-pas de la porte à la taille du nœud sont :

 

Ainsi, ces dimensions cessent de évoluer ou évoluent plus lentement.

Multipliez brutalement par 0.7 et attendez-vous à ce que le transistor fonctionne.

De tels transistors ne peuvent pas être fabriqués par l'industrie.

 

Ainsi, en 2010, l'ITRS a collectivement qualifié la technologie présente sur chaque nœud de « mise à l'échelle équivalente ».

En d’autres termes, vous n’avez pas besoin de correspondre, vous pensez que ce n’est pas mal.

 

C'est-à-dire que 7 nm et 5 nm ne correspondent plus à la longueur de grille ou au demi-pas auxquels ils faisaient initialement référence.

 

Ce changement reflète le statu quo de l’industrie de fabrication de puces :

 

"Auparavant, c'était un nœud technologique, un numéro de nœud, qui signifiait quelque chose, une fonction sur une tranche", a déclaré Philip Wong de TSMC lors du discours d'ouverture du Hot Chips 31.

 

Mais : "Aujourd'hui, les chiffres ne sont que des chiffres. Ils sont comme des modèles de voitures - comme une BMW Série 5 ou une Mazda 6. Peu importe le numéro, c'est juste la destination de la prochaine technologie, son nom. Nous ne confondons donc pas le nom du nœud avec ce que la technologie fournit réellement. »

  

 

 

 

Point à retenir : ne pas confondre le nom du nœud avec la technologie réelle

 

Les 5 nm et 7 nm ne sont pas différents de la BMW 5 et de la Mazda 6.

 

Ce ne sont que des tactiques de marketing.

 

Ce n’est pas que le public va confondre le nom.

Ce sont ces fabricants de puces qui utilisent ces termes marketing pour confondre les nœuds du processus et la taille réelle des transistors ?

 

Bien que le grand navire Moore's Law soit entré dans les eaux peu profondes, il était sur le point de s'échouer.

Faisons bouger ce grand navire ensemble et avançons comme le dit la loi de Moore :

 

C'est donc quelqu'un chez Intel qui l'a proposé.

N'en parlez pas, 5 nm, 7 nm, comparons directement le nombre de transistors par unité de surface.

Voici la formule:

 

L'expert en fabrication de puces d'Intel, Mark Bohr, estime que chaque fabricant de puces devrait divulguer la densité de ses transistors logiques en MTr/mm2 (millions de transistors par millimètre carré) lorsqu'il fait référence à un nœud de processus.

Cela explique également pourquoi le 10 nm d'Intel et le 7 nm de TSMC, bien qu'ils semblent appartenir à deux générations, ont fondamentalement la même densité de transistors.

 

 

 

Cependant, cette formule est trop compliquée.

Comment est-il possible que le 7 nm et le 5 nm aient un bon effet publicitaire auprès du public.

Mais, pour être honnête, Intel lui-même ne suit pas vraiment le modèle de longueur de porte (gate length) dans son propre schéma de dénomination.

D'après le tableau ci-dessous, au fur et à mesure que le craft progresse, il y a de moins en moins de joueurs.

Les acteurs haut de gamme se retrouvent avec TSMC et Samsung, et Intel, qui rattrape son retard.

L'année prochaine, Samsung et le 3 nm de TSMC prétendent tous deux être produits en série.

Mais cette fois, il faut savoir qu'il ne s'agit que d'un nom de code de processus de génération, et qu'il n'a rien à voir avec le 3 nm lui-même.

De 7 nm, 5 nm à 3 nm.

La loi de Moore n'est pas morte.

seulement,

Hésiter et vieillir.

Citation:

1 : Nœud technologique - WikiChip

2 : Comment les nœuds de processus sont-ils définis ? - ExtrêmeTech

3 : Les 7 nm, 5 nm et 3 nm de TSMC « ne sont que des chiffres… peu importe le nombre » | PCGamesN

Avis de non-responsabilité : cet article est reproduit à partir de "Luke Verification", cet article ne représente que les opinions personnelles de l'auteur, pas celles de Sac Micro et de l'industrie, uniquement à des fins de réimpression et de partage, support Pour protéger les droits de propriété intellectuelle, veuillez indiquer la source originale et auteur pour réimpression. En cas d'infraction, veuillez nous contacter pour la supprimer.