1: قانون مور

در سال 1965، افسانه سیلیکون ولی، یکی از "هشت خیانتکار" فیرچایلد، مدیرعامل سابق و رئیس افتخاری اینتل، و کاشف بزرگ قوانین، گوردون مور، در حال تهیه گزارشی از روند توسعه حافظه رایانه بود. .

هنگامی که او شروع به ترسیم داده ها کرد، متوجه روند شگفت انگیزی شد.

هر تراشه جدید تقریباً دو برابر ظرفیت قبلی خود دارد و هر چیپ ظرف 18 تا 24 ماه از تراشه قبلی تولید می شود. اگر این روند ادامه یابد، قدرت محاسباتی نسبت به دوره زمانی افزایش نمایی را افزایش می دهد.

 

این قانون معروف مور است و توصیف آن از توسعه صنعت مدارهای مجتمع به طور غیرعادی درست است.

نتیجه گیری:

1: تعداد مدارهای یکپارچه روی یک تراشه مدار مجتمع (ویفر) هر 18 ماه دو برابر می شود.

2. عملکرد ریزپردازنده هر 18 ماه دو برابر می شود، در حالی که قیمت آن به نصف کاهش می یابد.

3. عملکرد رایانه ای که یک دلار می تواند بخرد هر 18 ماه چهار برابر می شود.

 

شاید فکر کنید قانون مور چیزی جز خلاصه نیست؟

در واقع، این می تواند یک فرمول استنباط کند، یعنی هر 18 ماه، زمانی که اندازه تراشه بدون تغییر باقی می ماند، سطح تراشه نصف می شود.

به این ترتیب، ویفرهای هم اندازه می توانند دو برابر تراشه تولید کنند.

 

اگر مساحت تراشه فرآیند نسل قبلی 1 میلی متر مربع باشد، در فرآیند جدید، مساحت نیمی از فرآیند جدید است که 2 میلی متر مربع است.

ما فرض می کنیم که هزینه دو نسل ویفر یکسان است (به طور کلی، فرآیند جدید گران تر خواهد بود)، سپس هزینه فرآیند جدید نیمی از هزینه فرآیند اصلی است.

این واقعیتی است که توسط قانون مور آشکار شده است:

یعنی تراشه ای که از فرآیند جدید استفاده می کند دارای مساحت کمتر، مصرف برق بهتر، فرکانس بالاتر و هزینه کمتر است.

این حمله کاهش ابعاد فناوری جدید به فناوری قدیمی است!

این مزایا و مزایا موتوری است که باعث پیشرفت مداوم فناوری تراشه می شود.

این مفهوم قانون مور است.

اگر فناوری تراشه پیشرفت کند، اندازه هر ترانزیستور کوچک می شود. چقدر کوچک می شود؟

 

همانطور که در شکل بالا نشان داده شده است، در حالی که تعداد ترانزیستورها ثابت مانده است، مساحت تراشه نسل بعدی فرآیند جدید نصف نسل قبلی است.

 

پس رابطه X و Y چیست؟

اگر برحسب مربع بشماریم چطور؟

سپس فرآیند جدید حدود 0.7 برابر اندازه ترانزیستورهای فرآیند قدیمی است.

یعنی ترانزیستور 0.7 برابر کوچکتر خواهد بود.

طبق قانون مور، ما می‌توانیم از دانش ریاضیات دبیرستان برای محاسبه پیشرفت هر نسل فناوری، از 800 نانومتر (این گره فرآیند 80586) استفاده کنیم.

 

 

توسعه فناوری تراشه نیز این را تأیید می کند:

از 0.8 میکرومتر، 0.5 میکرومتر، 0.35 میکرومتر، 0.25 میکرومتر، 0.18 میکرومتر، 0.13 میکرومتر، 90 نانومتر، 65 نانومتر، 45 نانومتر، 32 نانومتر، 22 نانومتر، 16 نانومتر، 10 نانومتر، 7 نانومتر

 

گره فرآیند واقعی این نیاز را برآورده می کند.

قانون مور کاملاً با روند فعلی تولید تراشه سازگار است.

شعبده بازي!

2: نیمه گره

برخی از دانش آموزان با دانش فرآیند ممکن است بگویند:

چیزی اشتباه است،

در این تصویر، فرآیند داغ 40 نانومتری، 28 نانومتری و 14 نانومتری به کجا رسید.

بله، این شامل یک روش رایج است که توسط تولید کنندگان تراشه استفاده می شود.

کوچک شدن.

همه ما می دانیم که پس از توسعه موفقیت آمیز یک گره فرآیند، هزینه های تحقیق و توسعه آن بسیار بالاست.

اگر می توانید به بهینه سازی در این گره فرآیند، منطقه، مصرف انرژی و غیره ادامه دهید.

همچنین راهی برای به حداکثر رساندن استفاده از سرمایه گذاری موجود است.

درست مانند کاری که اینتل روی 14 نانومتر انجام داد.

14 نانومتر +++

بهینه سازی مستمر

 

و شرینکی که امروز در مورد آن صحبت می کنیم نیز یک بهینه سازی است.

اساساً با استفاده از نورپردازی (MASK) به طور متناسب مقیاس بندی می شود. اندازه ترانزیستور کمی کاهش می یابد، و تراشه همچنان می تواند به طور معمول کار کند، در نتیجه مساحت تراشه را کاهش می دهد و هزینه را کاهش می دهد.

پس نسبت انقباض چقدر است؟

Shrink معمولاً اندازه ترانزیستورها را با ضریب 0.9 کاهش می دهد.

 

تقریباً طول هر ضلع با 0.9 مقیاس بندی می شود. مساحت کلی 0.81 کاهش می یابد.

 

این فرآیند با نام دای شرینک نیز شناخته می شود.

با این حال، کاهش مقیاس ممکن است مشکلات جدیدی مانند افزایش جریان نشتی ایجاد کند، اما جریان نشتی را می توان با پارامترهای فرآیند تنظیم کرد. Shrink همچنین می تواند از پتانسیل این گره فرآیندی بدون تغییر ویژگی های فرآیند استفاده کند.

به این گره های فرآیند کوچک شده، نیمه گره نیز گفته می شود.

به عنوان مثال:

 40nm نیمه گره پس از 45nm کوچک شدن است.

 28 نانومتر نیمه گره پس از انقباض 32 نانومتری است.

 20nm نیمه گره پس از 22nm کوچک شدن است.

 14 نانومتر نیز می تواند به عنوان یک نیمه گره پس از انقباض 16 نانومتری در نظر گرفته شود.

فرآیند قبلی را در 0.9 ضرب کنید.

DIE shrink توسط تولیدکنندگان تراشه انجام می شود و ربطی به شرکت های طراحی تراشه ندارد.

طرح‌بندی‌های طراحی‌شده توسط مهندسان همگی از پیش کوچک‌شده هستند و زمانی که سازنده آنها را تولید می‌کند، مستقیماً کوچک می‌شوند و مساحت قالب تولید شده به نسبت نسخه کوچک‌تر است.

بنابراین مهندسان طراحی تراشه ما اکنون هنگام انجام فرآیندهای نیمه گره مانند 40 نانومتر یا 28 نانومتر یک فرآیند کوچک شدن دارند.

مشخص خواهد شد که طرح تراشه بزرگتر از منطقه DIE واقعی است.

اگر ناحیه نهایی DIE (تراشه) را محاسبه کنیم، در واقع ناحیه پس از کوچک شدن است، نه مساحت طرح.

 

ابزار EDA ناحیه را قبل از کوچک شدن (پیش کوچک شدن) علامت گذاری می کند.

 

یعنی شرکت طراحی به کارخانه تراشه نقشه طرح 10X10 داد اما کارخانه تراشه سایز 9x9 تولید کرد.

 

برای تعاریف خاص DIE، WAFER، و غیره، برای دانشجویان ناآشنا، می توانید به "آن "کلمات گفتاری" مهندسان تراشه انسانی با کیفیت بالا که توسط برادرم نوشته شده است مراجعه کنید.

 

این بهینه‌سازی‌ها، 40 نانومتری، 28 نانومتری و غیره، به فرآیندهای بالغ‌تر و طولانی‌تر تبدیل شده‌اند.

45 نانومتر، 32 نانومتر و غیره اصلی، در مقایسه با 40 نانومتر، 28 نانومتر بهینه شده، دیگر مزیتی ندارند، تولیدکنندگان دیگر این فرآیندها را ترویج نمی کنند.

 

در واقع، صنعت معمولاً گره‌های فرآیند 45 نانومتر/40 نانومتر، 32 نانومتر/28 نانومتر، 22 نانومتر/20 نانومتر، 16 نانومتر/14 نانومتر را به‌عنوان همان گره فرآیند در نظر می‌گیرد، که یک نسل است، اما توسط تولیدکنندگان از طریق کوچک‌شدن بهینه‌سازی می‌شود.

پس از اضافه کردن کوچک کردن، می‌بینیم که 28 نانومتر، 14 نانومتر، 10 نانومتر، 7 نانومتر هر دو متر و 5 نانومتر را می‌توان با استفاده از دانش ریاضیات دبیرستان در بخش قبلی قانون مور محاسبه کرد.

 

کاملاً مناسب، تئوری و عمل با هم توافق خوبی دارند.

 

گوردون مور، چه نابغه ای!

3: طول دروازه

 

آیا واقعا موضوع این است؟

 

معنای پنهان بزرگی در این ارقام وجود دارد.

 

بیایید به یک تصویر نگاه کنیم:

 

 

از حدود دهه 1960 تا اواخر دهه 1990، گره ها بر اساس طول دروازه نامگذاری شدند. این نمودار از IEEE رابطه زیر را نشان می دهد.

 

طول دروازه و نیم گام (نصف فاصله بین دو ویژگی یکسان روی تراشه) با نام گره فرآیند مطابقت دارد، به همین دلیل است که 0.5um، 0.35um، 0.25um در واقع نامگذاری شده‌اند.

اما زیر 28 نانومتر، به دلیل استفاده از فناوری‌های جدید مانند finfet، اینها با طول واقعی گره و گیت و نیم‌پیچ مطابقت ندارند.

 

 

 

اگر نام گره و اندازه واقعی ویژگی را همگام نگه دارید، به عنوان خط قرمز ظاهر می شود.

 

قبل از سال 2015، حداقل اندازه فرآیند برای تولید تراشه به زیر 1 نانومتر خواهد رسید.

 

در واقع، سازنده مخفیانه از انبار عبور کرد،

 

در واقع، کل منحنی فرآیند به منحنی نشان داده شده توسط خط آبی نزدیکتر است.

 

7 نانومتری و 5 نانومتری که فکر می‌کردید دیگر طول دروازه یا نیم‌پیچ نیست.

پس چگونه 7 نانومتر و 5 نانومتر به وجود آمدند؟

یک پای بکش!

یک پای بکشید، آیا با این آشنا هستید؟

 

رئیس شرکت بهترین کار را در انجام این کار، کشیدن یک کیک، یا ترسیم یک نقشه راه دارد.

 

رئیس گفت: در سه سال آینده هر سال دو برابر می شود. امسال فروش 100 میلیون خواهد بود. 10 سال دیگر به یک شرکت با فروش 100 میلیاردی تبدیل می شود.

 

نکته این است که این چیز را نمی توان اینطور محاسبه کرد. طبق این محاسبه بعد از چند دهه زمین مال شرکت شما می شود و فروش شما کامل نمی شود.

 

پس چگونه پای تولید تراشه یا (نقشه راه) ترسیم می شود؟

زیرا تولید نیمه هادی مستلزم هزینه های سرمایه ای هنگفت و تحقیقات طولانی مدت زیادی است. میانگین زمان از معرفی یک روش فنی جدید در کاغذ تا تولید تجاری در مقیاس بزرگ حدود 10-15 سال است.

 

دهه‌ها پیش، صنعت نیمه‌رسانا تشخیص داد که اگر یک نقشه راه کلی برای معرفی گره‌ها و اندازه‌های عملکردی که آن گره‌ها به آن‌ها می‌پردازند وجود داشته باشد، هر واحد درگیر در جریان تراشه را راهنمایی می‌کند.

یعنی مثلاً در سال 2025 یک پای بزرگ برای توسعه 1 نانومتری ترسیم می کنیم. سپس، سازندگان تجهیزات لیتوگرافی، سازندگان تجهیزات اچینگ، تولیدکنندگان مواد، مؤسسات تحقیقاتی و غیره که در این زمان مورد نیاز هستند باید این هدف را هدف قرار دهند.

این نقشه راه در درجه اول برای "ارائه یک مرجع بزرگ آینده برای دانشگاه ها، کنسرسیوم ها و محققان صنعت برای تحریک نوآوری در زمینه های مختلف فن آوری" در نظر گرفته شده است.

به عبارت دیگر، کشیدن یک پای بزرگ برای دست اندرکاران تولید چیپس ضروری است.

 

در طول سال ها، نقشه راه فناوری بین المللی برای نیمه هادی ها (ITRS) یک نقشه راه کلی برای صنعت منتشر کرده است. این نقشه راه 15 سال را در بر می گیرد و اهداف کلی را برای بازار نیمه هادی ها تعیین می کند.

ITRS کسی است که پای را می کشد!

 

چگونه این نقشه راه را ترسیم کنیم؟

قانون مور البته همانطور که در قسمت اول این مقاله توضیح داده شد.

قانون مور خیلی بی ادبه

 

از چند صد نانومتر، خشک تا 5 نانومتر یا 3 نانومتر بوده است.

 

نکته این است که ریاضی می تواند این کار را انجام دهد، اما آیا فیزیک می تواند آن را انجام دهد؟

 

انجام این کار کمی عجولانه است.

 

4: ابزار بازاریابی: BMW سری 5 و 5nm

اندکی بعد، سازمان ITRS (نقشه راه فناوری بین المللی برای نیمه هادی ها) نیز متوجه شد که این قابل قبول نیست.

دلایلی که چرا نمی توانید طول دروازه یا نیم تنه را به اندازه گره مرتبط کنید عبارتند از:

 

بنابراین این ابعاد یا مقیاس‌پذیری را متوقف می‌کنند یا آهسته‌تر مقیاس می‌شوند.

بی رحمانه در 0.7 ضرب کنید و انتظار داشته باشید که ترانزیستور کار کند.

چنین ترانزیستورهایی را نمی توان توسط صنعت ساخت.

 

بنابراین، در سال 2010، ITRS در مجموع به فناوری روی هر گره به عنوان «مقیاس‌سازی معادل» اشاره کرد.

به عبارت دیگر، شما نیازی به مکاتبه ندارید، فکر می کنید بد نیست.

 

به این معنا که 7 نانومتر و 5 نانومتر دیگر طول دروازه یا نیم تنه ای نیستند که در ابتدا به آن اشاره کردند.

 

این تغییر وضعیت موجود صنعت تولید تراشه را منعکس می کند:

 

فیلیپ وانگ از TSMC در سخنرانی اصلی Hot Chips 31 گفت: "این یک گره فناوری بود، یک شماره گره، که به معنای چیزی بود، برخی عملکردها روی ویفر."

 

اما: "امروز، اعداد فقط اعداد هستند. آنها مانند مدل های ماشین هستند - مانند BMW سری 5 یا مزدا 6. مهم نیست که چه عددی باشد، فقط مقصد فناوری بعدی است، نام آن. بنابراین ما نام گره را با چیزی که این فناوری در واقع ارائه می دهد اشتباه نمی گیریم."

  

 

 

 

نکته ترسیمی: نام گره را با فناوری واقعی اشتباه نگیرید

 

5 و 7 نانومتر هیچ تفاوتی با BMW 5 و مزدا 6 ندارند.

 

اینها فقط تاکتیک های بازاریابی هستند.

 

اینطور نیست که مردم اسم را اشتباه بگیرند.

این تولیدکنندگان تراشه هستند که از این کلمات بازاریابی برای اشتباه گرفتن گره های فرآیند و اندازه واقعی ترانزیستورها استفاده می کنند؟

 

اگرچه کشتی بزرگ قانون مور وارد آب های کم عمق شد، اما نزدیک بود به گل نشسته باشد.

بیایید این کشتی بزرگ را با هم تکان دهیم و همانطور که قانون مور می گوید حرکت کنیم،

 

بنابراین شخصی در اینتل آن را مطرح کرد.

در مورد آن صحبت نکنید، 5 نانومتر، 7 نانومتر، بیایید مستقیماً تعداد ترانزیستورها را در واحد سطح مقایسه کنیم.

فرمول در اینجا آمده است:

 

کارشناس تولید تراشه اینتل، مارک بور، معتقد است که هر سازنده تراشه باید چگالی ترانزیستور منطقی خود را بر حسب MTr/mm2 (میلیون‌ها ترانزیستور در میلی‌متر مربع) در هنگام اشاره به یک گره پردازشی افشا کند.

این همچنین توضیح می دهد که چرا 10 نانومتری اینتل و 7 نانومتری TSMC، اگرچه به نظر می رسد دو نسل هستند، اما اساساً تراکم ترانزیستور یکسانی دارند.

 

 

 

با این حال، این فرمول بسیار پیچیده است.

چگونه ممکن است که 7 نانومتر و 5 نانومتر تأثیر تبلیغاتی خوبی در عموم داشته باشند.

اما، صادقانه بگویم، خود اینتل واقعاً از مدل طول دروازه (طول دروازه) در طرح نامگذاری خود پیروی نمی کند.

از جدول زیر، با پیشرفت کاردستی، تعداد بازیکنان کمتر و کمتری وجود دارد.

بازیگران رده بالا شامل TSMC و سامسونگ و اینتل می‌شوند که در حال جبران عقب‌ماندگی خود است.

سال آینده، سامسونگ و TSMC 3 نانومتری هر دو مدعی تولید انبوه هستند.

اما این بار باید بدانیم که این فقط یک نام کد فرآیند نسل است و ربطی به خود 3 نانومتر ندارد.

از 7 نانومتر، 5 نانومتر تا 3 نانومتر.

قانون مور نمرده است.

تنها،

تزلزل، و پیر شدن.

ارجاع:

1: گره فناوری - ویکی چیپ

2: گره های فرآیند چگونه تعریف می شوند؟ - ExtremeTech

3: 7nm، 5nm، و 3nm TSMC "فقط اعداد هستند... مهم نیست که چه عددی باشد" | PCGamesN

سلب مسئولیت: این مقاله از "Luke Verification" تکثیر شده است، این مقاله فقط بیانگر دیدگاه های شخصی نویسنده است، نه دیدگاه های Sac Micro و صنعت، فقط برای چاپ مجدد و اشتراک گذاری، پشتیبانی برای محافظت از حقوق مالکیت معنوی، لطفا منبع اصلی را ذکر کنید و نویسنده برای تجدید چاپ در صورت وجود هرگونه تخلف، لطفا با ما تماس بگیرید تا آن را حذف کنیم.