1: ムーアの法則

1965年、シリコンバレーの伝説的人物、フェアチャイルドの「XNUMX人の裏切り者」のXNUMX人、インテルの元CEO兼名誉会長、そして偉大な法の発見者であるゴードン・ムーアは、コンピュータメモリの開発動向に関する報告書を作成していた。 。

データのプロットを開始したとき、彼は驚くべき傾向に気付きました。

新しいチップはそれぞれ、以前のチップのおよそ 18 倍の容量を備えており、各チップは以前のチップの 24 ～ XNUMX か月以内に生産されます。この傾向が続くと、期間に対する計算能力は指数関数的に増加します。

 

これは有名なムーアの法則であり、集積回路産業の発展に関するその記述は異常に正確です。

結論：

1: 集積回路チップ (ウェーハ) に集積される回路の数は、18 か月ごとに XNUMX 倍になります。

2. マイクロプロセッサの性能は 18 か月ごとに XNUMX 倍になり、価格は半分になります。

3. 18 ドルで買えるコンピューターのパフォーマンスは、XNUMX か月ごとに XNUMX 倍になります。

 

ムーアの法則は要約にすぎないと思うかもしれません。

実際、これは公式を導き出すことができます。つまり、18 か月ごとに、チップのサイズが変わらない場合、チップの面積は半分になります。

このようにして、同じサイズのウェーハから XNUMX 倍のチップを生産できます。

 

前世代プロセスのチップ面積が1mm2だとすると、新プロセスではチップ面積が半分の0.5mm2になります。

2 世代のウェーハのコストが同じであると仮定すると (一般に、新しいプロセスの方が高価になります)、その場合、新しいプロセスのコストは元のプロセスのコストの半分になります。

これがムーアの法則によって明らかになった現実です。

つまり、新しいプロセスを使用したチップは、面積が小さく、消費電力が高く、周波数が高く、コストが低いということです。

これが旧技術に対する新技術の次元削減攻撃だ！

これらの利点と利点は、チップ技術の継続的な進歩を推進するエンジンです。

それがムーアの法則の意味です。

チップ技術が進歩すれば、各トランジスタのサイズは縮小します。 どのくらい縮みますか？

 

上図に示すように、トランジスタ数は同じでも、次世代の新プロセスのチップ面積は前世代の半分になります。

 

では、X と Y の関係はどうなるでしょうか。

平方数で数えるとどうなるでしょうか。

その場合、新しいプロセスは、古いプロセスのトランジスタの約 0.7 倍のサイズになります。

つまり、トランジスタは0.7倍小さくなります。

ムーアの法則によれば、中学校の数学の知識を使用して、800nm (この 80586 プロセス ノード) から始まる各世代のテクノロジーの進歩を計算できます。

 

 

チップ技術の発展もこれを裏付けています。

0.8 μm、0.5 μm、0.35 μm、0.25 μm、0.18 μm、0.13 μm、90 nm、65 nm、45 nm、32 nm、22 nm、16 nm、10 nm、7 nm、5 nm から。

 

実際のプロセス ノードは、この要件を満たしています。

ムーアの法則は、現在のチップ製造プロセスと完全に一致しています。

マジック！

2: ハーフノード

プロセスの知識を持つ一部の学生は、次のように言うかもしれません。

何かが間違っている、

この写真では、ホットな 40nm、28nm、および 14nm プロセスはどこへ行ったのでしょう。

はい、これにはチップ製造業者が使用する一般的な方法が含まれます。

シュリンク。

プロセス ノードの開発が成功した後は、その研究開発コストが非常に高くなることは誰もが知っています。

このプロセスノード、面積、消費電力などで引き続き最適化できれば、

また、既存の投資を最大限に活用する方法でもあります。

インテルが 14nm で行ったのと同じように。

14nm++

継続的な最適化。

 

そして、今日話している縮小も最適化です。

基本的に、ライティング (MASK) の使用に比例してスケーリングされます。 トランジスタのサイズが少し小さくなり、チップは正常に動作するため、チップ面積が縮小され、コストが削減されます。

では、収縮率とは何ですか？

シュリンクは通常、トランジスタのサイズを 0.9 分の XNUMX に縮小します。

 

およそ各辺の長さは 0.9 でスケーリングされます。 全体の面積は 0.81 減少します。

 

このプロセスは、ダイシュリンクとも呼ばれます。

ただし、スケールダウンはリーク電流の増加などの新しい問題を引き起こす可能性がありますが、リーク電流はプロセスパラメータによって調整できます。 Shrink は、プロセスの特性を変更することなく、このプロセス ノードの可能性を引き出すこともできます。

これらの縮小されたプロセス ノードは、ハーフ ノードとも呼ばれます。

例えば：

 40nm は 45nm 縮小後のハーフ ノードです。

 28nmは32nmシュリンク後のハーフノードです。

 20nm は 22nm 縮小後のハーフ ノードです。

 14nmは16nmシュリンク後のハーフノードとみなすこともできます。

前のプロセスに 0.9 を掛けます。

DIE シュリンクはチップ メーカーによって行われ、チップ設計会社とは何の関係もありません。

エンジニアが設計したレイアウトはすべて事前に縮小されており、メーカーが生産する際に直接縮小され、生成されるダイの面積はバージョンに比例して小さくなります。

そのため、当社のチップ設計エンジニアは、40nm や 28nm などのハーフノード プロセスを実行する際に、シュリンク プロセスを使用するようになりました。

チップのレイアウトは、実際の DIE 領域よりも大きいことがわかります。

最終的な DIE (チップ) 面積を計算すると、実際にはレイアウトの面積ではなく、縮小後の面積になります。

 

EDA ツールは、収縮前の領域にマークを付けます (収縮前)。

 

つまり、設計会社はチップ工場に 10×10 の設計図を渡しましたが、チップ工場が製造したのは 9×9 サイズでした。

 

DIE、WAFER などの具体的な定義については、「兄が書いた高品質なチップエンジニアの「話す言葉」」を参照してください。

 

これらの最適化された 40nm、28nm などは、より成熟した長寿命のプロセスになっています。

元の 45nm、32nm などは、最適化された 40nm、28nm と比較して、もはや利点がなく、メーカーはこれらのプロセスを促進しなくなりました。

 

実際、業界は通常、45nm/40nm、32nm/28nm、22nm/20nm、16nm/14nm プロセス ノードを同じプロセス ノードと見なしています。

シュリンクを追加すると、現在の 28nm、14nm、10nm、7n が表示されます。m と 5nm は両方とも、ムーアの法則の前のセクションにある中学校の数学の知識を使用して計算できます。

 

厳密に適合し、理論と実践はよく一致しています。

 

ゴードン・ムーア、なんて天才！

3: ゲート長

 

しかし、これは本当に本当ですか？

 

これらの数字には大きな意味が隠されています。

 

写真を見てみましょう:

 

 

1960 年代頃から 1990 年代後半まで、ノードはゲート長に基づいて名前が付けられていました。 IEEE のこの図は、次の関係を示しています。

 

ゲート長とハーフピッチ (チップ上の 0.5 つの同一のフィーチャ間の距離の半分) はプロセス ノード名と一致するため、実際には 0.35um、0.25um、XNUMXum という名前が付けられています。

しかし、28nm 未満では、finfet などの新技術の使用により、実際のノード、ゲートの長さ、およびハーフピッチと一致しません。

 

 

 

ノード名と実際のフィーチャ サイズを同期しておくと、赤い線で表示されます。

 

2015 年までに、チップ製造の最小プロセス サイズは 1nm を下回るでしょう。

 

実はメーカーが密かに倉庫を横切り、

 

実際には、全体のプロセス曲線は青い線で示される曲線に近くなります。

 

あなたが思っていた 7nm と 5nm は、もはやゲート長やハーフピッチではありませんでした。

では、7nm と 5nm はどのようにして生まれたのでしょうか?

パイを描こう！

パイを描いて、これに精通していますか?

 

会社の上司は、パイを描いたり、ロードマップを描いたりして、これを行うのが最も得意です。

 

上司は言った：それは今後100年間で毎年10倍になる. 今年は売上100万。 XNUMX年後には売上高XNUMX億の会社になります。

 

重要なのは、このことはこのように計算することはできないということです。この計算によると、数十年後には地球はあなたの会社のものとなり、あなたの売上は完了しません。

 

では、チップ製造のパイ、つまり (ロードマップ) はどのように描かれているのでしょうか?

なぜなら、半導体製造には巨額の設備投資と長期にわたる多くの研究が必要だからです。紙に新しい技術手法を導入してから大規模な商業生産が行われるまでの平均時間は約 10 ～ 15 年です。

 

数十年前、半導体業界は、ノードの導入とそれらのノードが対応する機能サイズに関する全体的なロードマップがあれば、それがチップ フローに関与するすべてのユニットの指針となることを認識していました。

つまり、例えば2025年には1nmの開発に大きなパイを引くことになります。そして、現時点で必要とされている露光装置メーカー、エッチング装置メーカー、材料メーカー、研究機関などがこの目標を目指さなければなりません。

このロードマップは主に、「大学、コンソーシアム、業界の研究者に、さまざまな技術分野でのイノベーションを促進するための将来の主要な参考資料を提供する」ことを目的としています。

つまり、チップ製造の実践者にとって大きなパイを描く必要があります。

 

長年にわたり、国際半導体技術ロードマップ (ITRS) は、業界の全体的なロードマップを公開してきました。 これらのロードマップは 15 年間にわたり、半導体市場の全体的な目標を設定しています。

パイを描くのはITRSだ！

 

このロードマップを描くには？

もちろん、この記事の最初の部分で説明したように、ムーアの法則です。

ムーアの法則はとても失礼です。

 

数百 nm から 5 nm または 3 nm まで乾燥しています。

 

要点は、数学はこれを行うことができますが、物理学はそれを行うことができますか?

 

これをするには少し急ぎすぎます。

 

4: マーケティング手段: BMW 5 シリーズと 5nm

その後すぐに、ITRS (半導体国際技術ロードマップ) 組織も、これは受け入れられないことを理解しました。

ゲート長またはハーフピッチをノード サイズに関連付けることができない理由は次のとおりです。

 

したがって、これらのディメンションはスケーリングを停止するか、スケーリングが遅くなります。

残酷に0.7を掛けて、トランジスタが機能することを期待してください。

このようなトランジスタは、産業界では製造できません。

 

そこで 2010 年に、ITRS は各ノードのテクノロジーを総称して「等価スケーリング」と呼びました。

つまり、実際に対応する必要はなく、悪くないと思うのです。

 

つまり、7nm と 5nm は、最初に言及したゲート長またはハーフピッチではなくなりました。

 

この変更は、チップ製造業界の現状を反映しています。

 

TSMCのフィリップ・ウォン氏は、ホットチップ31の基調講演で、「かつてはテクノロジーノード、ノード番号が何かを意味し、ウェーハ上の何らかの機能を意味していた」と語った。

 

しかし、「今日、数字は単なる数字です。BMW 5 シリーズやマツダ 6 など、自動車のモデルのようなものです。数字が何であるかは問題ではありません。次のテクノロジーの目的地、その名前にすぎません。したがって、ノードの名前とテクノロジーが実際に提供するものを混同しないようにします。」

  

 

 

 

描画ポイント: ノードの名前と実際のテクノロジーを混同しないでください

 

5nm と 7nm は、BMW 5 とマツダ 6 と同じです。

 

これらは単なるマーケティング戦術です。

 

世間がその名前を混同するわけではありません。

プロセスのノードとトランジスタの実際のサイズを混同するためにこれらのマーケティング用語を使用しているのは、これらのチップメーカーですか?

 

大型船ムーアの法則は浅瀬に入ったものの座礁寸前だった。

ムーアの法則が言うように、この大きな船を一緒に揺らして前進しましょう。

 

そこでインテルの誰かがそれを思いつきました。

5nm、7nmの話はやめて、単位面積あたりのトランジスタ数を直接比較してみましょう。

式は次のとおりです。

 

Intelのチップ製造専門家Mark Bohr氏は、すべてのチップメーカーはプロセスノードに言及する際、ロジックトランジスタ密度をMTr/mm2（XNUMX平方ミリメートルあたり数百万個のトランジスタ）で開示すべきだと考えている。

これは、Intel の 10nm と TSMC の 7nm が、XNUMX 世代に見えるにもかかわらず、トランジスタ密度が基本的に同じである理由も説明します。

 

 

 

ただし、この式は複雑すぎます。

7nm と 5nm が大衆に良い宣伝効果をもたらす可能性はどのようにあるのでしょうか。

しかし、正直に言うと、Intel 自体は、独自の命名スキームにおいてゲート長 (ゲート長) モデルに従っていません。

下の表からわかるように、クラフトが進むにつれてプレイヤーの数が減っていきます。

ハイエンドプレーヤーには、TSMCとSamsung、そして追いついてきているIntelが残されています.

来年にはサムスンとTSMCの3nmがともに量産されると主張している。

しかし今回は、これは単なる生成プロセスのコード名であり、3nm 自体とは何の関係もないことを知っておく必要があります。

7nm、5nm、3nmへ。

ムーアの法則は死んだわけではありません。

のみ、

たるみ、老いていく。

引用：

1: テクノロジーノード - WikiChip

2: プロセス ノードはどのように定義されますか? - エクストリームテック

3: TSMC の 7nm、5nm、および 3nm は「単なる数字です…数字が何であるかは関係ありません」 | PCゲームN

免責事項: この記事は「Luke Verification」から複製されたものです。この記事は著者の個人的な見解のみを表しており、Sac Micro および業界の見解ではありません。転載および共有のみを目的としており、知的財産権を保護するため、オリジナルの出典とサポートを示してください。再版のための著者。侵害がある場合は、削除するためにご連絡ください。