1: Moores Gesetz

Im Jahr 1965 bereitete die Legende des Silicon Valley, einer der „Acht Verräter“ von Fairchild, der ehemalige CEO und Ehrenvorsitzende von Intel und der große Entdecker der Gesetze, Gordon · Moore, einen Bericht über den Entwicklungstrend des Computerspeichers vor .

Als er mit dem Plotten der Daten begann, bemerkte er einen überraschenden Trend.

Jeder neue Chip enthält ungefähr die doppelte Kapazität seines Vorgängers und jeder Chip wird innerhalb von 18 bis 24 Monaten nach dem vorherigen Chip hergestellt. Wenn sich dieser Trend fortsetzt, wird die Rechenleistung im Verhältnis zum Zeitraum exponentiell ansteigen.

 

Dies ist das berühmte Mooresche Gesetz, und seine Beschreibung der Entwicklung der Industrie für integrierte Schaltkreise ist ungewöhnlich korrekt.

zu folgern:

1: Die Anzahl der auf einem IC-Chip (Wafer) integrierten Schaltkreise verdoppelt sich alle 18 Monate.

2. Die Leistung des Mikroprozessors verdoppelt sich alle 18 Monate, während der Preis um die Hälfte sinkt.

3. Die Computerleistung, die man für einen Dollar kaufen kann, vervierfacht sich alle 18 Monate.

 

Sie denken vielleicht, dass Moores Gesetz nichts anderes als eine Zusammenfassung ist?

Tatsächlich lässt sich daraus eine Formel ableiten, dh alle 18 Monate halbiert sich die Chipfläche bei unveränderter Chipgröße.

Auf diese Weise lassen sich aus Wafern gleicher Größe doppelt so viele Chips herstellen.

 

Wenn die Chipfläche des Prozesses der vorherigen Generation 1 mm2 beträgt, beträgt die Fläche im neuen Prozess die Hälfte des neuen Prozesses, also 0.5 mm2.

Wir gehen davon aus, dass die Kosten der beiden Wafer-Generationen gleich sind (im Allgemeinen wird der neue Prozess teurer sein), dann betragen die Kosten des neuen Prozesses die Hälfte der ursprünglichen Prozesskosten.

Dies ist die Realität, die das Mooresche Gesetz offenbart:

Das heißt, der Chip, der das neue Verfahren verwendet, hat eine kleinere Fläche, einen besseren Stromverbrauch, eine höhere Frequenz und niedrigere Kosten.

Dies ist der Dimensionsreduktionsangriff der neuen Technologie auf die alte Technologie!

Diese Vorteile und Vorteile sind der Motor, der die kontinuierliche Weiterentwicklung der Chiptechnologie antreibt.

Das ist die Konnotation des Mooreschen Gesetzes.

Wenn die Chip-Technologie Fortschritte macht, wird die Größe jedes Transistors schrumpfen. Wie stark schrumpft es?

 

Wie in der Abbildung oben gezeigt, bleibt die Anzahl der Transistoren zwar gleich, die Chipfläche des neuen Prozesses der nächsten Generation beträgt jedoch die Hälfte der Chipfläche der vorherigen Generation.

 

Wie ist also die Beziehung zwischen X und Y?

Was wäre, wenn wir in Quadraten zählen würden?

Dann ist der neue Prozess etwa 0.7-mal so groß wie die Transistoren des alten Prozesses.

Das heißt, der Transistor wird 0.7-mal kleiner.

Gemäß dem Mooreschen Gesetz können wir die Mathematikkenntnisse der Mittelstufe nutzen, um den Fortschritt jeder Technologiegeneration zu berechnen, beginnend mit 800 nm (dieser 80586-Prozessknoten).

 

 

Das bestätigt auch die Entwicklung der Chiptechnologie:

Von 0.8 μm, 0.5 μm, 0.35 μm, 0.25 μm, 0.18 μm, 0.13 μm, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm, 16 nm, 10 nm, 7 nm, 5 nm.

 

Der eigentliche Prozessknoten erfüllt diese Anforderung.

Das Mooresche Gesetz stimmt vollständig mit dem aktuellen Chip-Herstellungsprozess überein.

Zauber!

2: Halber Knoten

Einige Studenten mit Prozesskenntnissen sagen vielleicht:

Irgendwas stimmt nicht,

Wo ist in diesem Bild der heiße 40-nm-, 28-nm- und 14-nm-Prozess hingekommen?

Ja, dabei handelt es sich um eine gängige Methode der Chiphersteller.

schrumpfen.

Wir alle wissen, dass nach erfolgreicher Entwicklung eines Prozessknotens dessen Forschungs- und Entwicklungskosten sehr hoch sind.

Wenn Sie an diesem Prozessknoten weiter optimieren können, Fläche, Stromverbrauch usw.

Es ist auch eine Möglichkeit, die Nutzung bestehender Investitionen zu maximieren.

Genau wie das, was Intel bei 14nm gemacht hat.

14 nm+++

Kontinuierliche Optimierung.

 

Und die Schrumpfung, von der wir heute sprechen, ist auch eine Optimierung.

Es wird im Wesentlichen proportional mit der Verwendung von Beleuchtung (MASK) skaliert. Die Transistorgröße wird ein wenig reduziert und der Chip kann immer noch normal arbeiten, wodurch die Chipfläche reduziert und die Kosten gesenkt werden.

Was ist also das Schrumpfverhältnis?

Shrink reduziert die Größe von Transistoren typischerweise um den Faktor 0.9.

 

Ungefähr jede Seitenlänge wird mit 0.9 skaliert; die Gesamtfläche wird um 0.81 reduziert;

 

Dieser Vorgang wird auch als Schrumpfen bezeichnet.

Eine Verkleinerung kann jedoch neue Probleme einführen, wie z. B. einen erhöhten Leckstrom, aber der Leckstrom kann durch Prozessparameter angepasst werden. Auch Shrink kann das Potenzial dieses Prozessknotens erschließen, ohne die Prozesseigenschaften zu verändern.

Diese geschrumpften Prozessknoten werden auch Halbknoten genannt.

Z.B:

 40nm ist der halbe Knoten nach 45nm Shrink.

 28 nm ist der Halbknoten nach der Schrumpfung um 32 nm.

 20nm ist der halbe Knoten nach 22nm Shrink.

 14 nm können nach einer Schrumpfung um 16 nm auch als halber Knoten betrachtet werden.

Multiplizieren Sie den vorherigen Prozess mit 0.9.

DIE-Schrumpfung wird von Chipherstellern durchgeführt und hat nichts mit Chipdesignfirmen zu tun.

Die von Ingenieuren entworfenen Layouts sind alle vorgeschrumpft, und wenn der Hersteller sie produziert, werden sie direkt verkleinert, und die Fläche des erzeugten Chips ist proportional kleiner als die Version.

Daher haben unsere Chipdesign-Ingenieure jetzt einen Schrumpfungsprozess, wenn sie Halbknotenprozesse wie 40 nm oder 28 nm durchführen.

Es wird festgestellt, dass das Layout des Chips größer ist als die tatsächliche DIE-Fläche.

Wenn wir die endgültige DIE-(Chip-)Fläche berechnen, handelt es sich tatsächlich um die Fläche nach dem Schrumpfen, nicht um die Fläche des Layouts.

 

Das EDA-Tool markiert den Bereich vor dem Schrumpfen (Pre Shrink).

 

Das heißt, die Designfirma gab der Chipfabrik eine 10x10-Designzeichnung, die Chipfabrik produzierte jedoch eine 9x9-Größe.

 

Die spezifischen Definitionen von DIE, WAFER usw. für unbekannte Schüler finden Sie in „Diese „sprechenden Worte“ hochqualifizierter menschlicher Chip-Ingenieure, die ursprünglich von meinem Bruder geschrieben wurden“.

 

Diese optimierten, 40nm, 28nm usw. sind ausgereiftere und langlebigere Prozesse geworden.

Die originalen 45nm, 32nm etc. haben gegenüber den optimierten 40nm, 28nm keine Vorteile mehr, Hersteller fördern diese Verfahren nicht mehr.

 

Tatsächlich betrachtet die Industrie die 45nm/40nm-, 32nm/28nm-, 22nm/20nm-, 16nm/14nm-Prozessknoten normalerweise als denselben Prozessknoten, der eine Generation darstellt, aber von den Herstellern durch Schrumpfen optimiert wird.

Nach dem Hinzufügen der Schrumpfung sehen wir die aktuellen 28 nm, 14 nm, 10 nm, 7 n. Sowohl m als auch 5 nm können mithilfe der Mathematikkenntnisse der Mittelstufe im vorherigen Abschnitt des Mooreschen Gesetzes berechnet werden.

 

Streng fit, Theorie und Praxis stimmen gut überein.

 

Gordon Moore, was für ein Genie!

3: Torlänge

 

Aber ist das wirklich der Fall?

 

In diesen Zahlen steckt eine große versteckte Bedeutung.

 

Schauen wir uns ein Bild an:

 

 

Von etwa den 1960er bis Ende der 1990er Jahre wurden Knoten nach ihrer Torlänge benannt. Dieses Diagramm von IEEE zeigt die folgende Beziehung.

 

Die Gate-Länge und der halbe Abstand (halber Abstand zwischen zwei identischen Merkmalen auf dem Chip) stimmen mit dem Namen des Prozessknotens überein, weshalb tatsächlich 0.5 µm, 0.35 µm und 0.25 µm benannt werden.

Aber unterhalb von 28 nm stimmen diese aufgrund der Verwendung neuer Technologien wie Finfet nicht mit der tatsächlichen Knoten- und Gatelänge und dem halben Pitch überein.

 

 

 

Wenn Sie den Knotennamen und die tatsächliche Merkmalsgröße synchron halten, wird sie als rote Linie angezeigt.

 

Vor 2015 wird die minimale Prozessgröße für die Chipherstellung unter 1 nm fallen.

 

Tatsächlich durchquerte der Hersteller heimlich das Lager,

 

In Wirklichkeit ist die gesamte Prozesskurve näher an der blauen Linie.

 

Die 7nm und 5nm, die Sie dachten, waren nicht mehr die Gate-Länge oder die halbe Tonhöhe.

Wie sind also 7 nm und 5 nm entstanden?

Zeichne eine Torte!

Zeichne eine Torte, kennst du das?

 

Der Chef des Unternehmens kann dies am besten, indem er einen Kuchen zeichnet oder eine Roadmap zeichnet.

 

Der Chef sagte: Sie wird sich in den nächsten drei Jahren jedes Jahr verdoppeln. In diesem Jahr wird der Umsatz 100 Millionen betragen. In 10 Jahren wird daraus ein Unternehmen mit einem Umsatz von 100 Milliarden.

 

Der Punkt ist, dass dieses Ding nicht so berechnet werden kann. Nach dieser Rechnung wird die Erde nach einigen Jahrzehnten Ihrem Unternehmen gehören und Ihre Verkäufe werden nicht abgeschlossen sein.

 

Wie wird also der Chipherstellungskuchen oder (Fahrplan) gezeichnet?

Denn die Halbleiterfertigung ist mit enormen Kapitalaufwendungen und viel langfristiger Forschung verbunden. Die durchschnittliche Zeit von der Einführung einer neuen technischen Methode in einer Veröffentlichung bis zur großtechnischen kommerziellen Produktion beträgt etwa 10–15 Jahre.

 

Vor Jahrzehnten erkannte die Halbleiterindustrie, dass eine allgemeine Roadmap für die Einführung von Knoten und die Funktionsgrößen, die diese Knoten abdecken würden, jede am Chipfluss beteiligte Einheit leiten würde.

Das heißt zum Beispiel, dass wir im Jahr 2025 einen großen Anteil an der Entwicklung von 1 nm haben werden. Dann müssen die derzeit benötigten Hersteller von Lithographiegeräten, Ätzgeräten, Materialherstellern, Forschungseinrichtungen usw. dieses Ziel anstreben.

Diese Roadmap soll in erster Linie „eine wichtige zukünftige Referenz für Universitäten, Konsortien und Industrieforscher bieten, um Innovationen in verschiedenen Technologiebereichen anzuregen“.

Mit anderen Worten, es ist notwendig, einen großen Kuchen für Praktiker der Chipherstellung zu ziehen.

 

Im Laufe der Jahre hat die International Technology Roadmap for Semiconductors (ITRS) eine allgemeine Roadmap für die Branche veröffentlicht. Diese Roadmaps erstrecken sich über 15 Jahre und setzen Gesamtziele für den Halbleitermarkt.

ITRS ist derjenige, der den Kuchen zieht!

 

Wie zeichnet man diese Roadmap?

Natürlich das Mooresche Gesetz, wie im ersten Teil dieses Artikels beschrieben.

Moores Gesetz ist so unhöflich.

 

Hat von ein paar hundert Seemeilen, trocken bis 5 Seemeilen oder 3 Seemeilen gewesen.

 

Der Punkt ist, die Mathematik kann das, aber kann die Physik das?

 

Es ist etwas zu voreilig, dies zu tun.

 

4: Marketingmittel: BMW 5er und 5nm

Bald darauf erkannte auch die Organisation ITRS (International Technology Roadmap for Semiconductors), dass dies nicht akzeptabel ist.

Die Gründe, warum Sie die Gate-Länge oder den halben Pitch nicht mit der Knotengröße in Beziehung setzen können, sind:

 

Diese Dimensionen werden also entweder nicht mehr skaliert oder langsamer skaliert.

Multiplizieren Sie brutal mit 0.7 und erwarten Sie, dass der Transistor funktioniert.

Solche Transistoren können nicht von der Industrie hergestellt werden.

 

Daher bezeichnete ITRS im Jahr 2010 die Technologie auf jedem Knoten gemeinsam als „äquivalente Skalierung“.

Mit anderen Worten, Sie müssen nicht wirklich korrespondieren, Sie denken, dass es nicht schlecht ist.

 

Das heißt, 7 nm und 5 nm sind nicht mehr die Gate-Länge oder halbe Tonhöhe, auf die sie sich ursprünglich bezogen.

 

Diese Änderung spiegelt den Status quo der Chipherstellungsindustrie wider:

 

„Früher war es ein Technologieknoten, eine Knotennummer, die etwas bedeutete, eine Funktion auf einem Wafer“, sagte Philip Wong von TSMC während der Keynote zu Hot Chips 31.

 

Aber: „Heute sind die Zahlen nur Zahlen. Sie sind wie Automodelle – wie ein BMW 5er oder ein Mazda 6. Es spielt keine Rolle, wie die Zahl ist, es ist nur das Ziel der nächsten Technologie, ihr Name.“ Deshalb verwechseln wir den Namen des Knotens nicht mit dem, was die Technologie tatsächlich bietet.“

  

 

 

 

Zeichenpunkt: Verwechseln Sie den Namen des Knotens nicht mit der tatsächlichen Technologie

 

5 nm und 7 nm unterscheiden sich nicht von BMW 5 und Mazda 6.

 

Das sind nur Marketingtaktiken.

 

Es ist nicht so, dass die Öffentlichkeit den Namen verwechseln wird.

Sind es diese Chiphersteller, die mit diesen Marketingbegriffen die Knotenpunkte des Prozesses und die tatsächliche Größe der Transistoren verwechseln?

 

Obwohl das große Schiff Moore's Law ins seichte Wasser eindrang, drohte es auf Grund zu laufen.

Lassen Sie uns gemeinsam dieses große Schiff rocken und weitermachen, wie Moores Gesetz sagt:

 

Also hat sich jemand bei Intel etwas ausgedacht.

Reden Sie nicht darüber, 5 nm, 7 nm, vergleichen wir direkt die Anzahl der Transistoren pro Flächeneinheit.

Hier ist die Formel:

 

Intels Chip-Herstellungsexperte Mark Bohr ist der Meinung, dass jeder Chiphersteller seine Logiktransistordichte in MTr/mm2 (Millionen Transistoren pro Quadratmillimeter) angeben sollte, wenn er sich auf einen Prozessknoten bezieht.

Dies erklärt auch, warum die 10-nm-Transistoren von Intel und die 7-nm-Transistoren von TSMC, obwohl es sich scheinbar um zwei Generationen handelt, grundsätzlich die gleiche Transistordichte aufweisen.

 

 

 

Diese Formel ist jedoch zu kompliziert.

Wie ist es möglich, dass 7nm und 5nm eine gute Werbewirkung in der Öffentlichkeit haben.

Aber um ehrlich zu sein, folgt Intel selbst in seinem eigenen Namensschema nicht wirklich dem Modell der Gate-Länge (Gate-Länge).

Aus der folgenden Tabelle geht hervor, dass es mit fortschreitendem Handwerk immer weniger Spieler gibt.

Die High-End-Player bleiben bei TSMC und Samsung und Intel, das aufgeholt hat.

Im nächsten Jahr wollen sowohl Samsung als auch TSMCs 3-nm-Technologie in Massenproduktion hergestellt werden.

Aber dieses Mal sollten wir wissen, dass dies nur ein Codename für einen Generierungsprozess ist und nichts mit 3nm selbst zu tun hat.

Von 7 nm, 5 nm bis 3 nm.

Moores Gesetz ist nicht tot.

nur,

Ins Wanken geraten und alt werden.

Zitat:

1: Technologieknoten – WikiChip

2: Wie werden Prozessknoten definiert? - ExtremeTech

3: 7 nm, 5 nm und 3 nm von TSMC „sind nur Zahlen … es spielt keine Rolle, wie hoch die Zahl ist“ | PCGamesN

Haftungsausschluss: Dieser Artikel stammt aus „Luke Verification“. Dieser Artikel gibt nur die persönlichen Ansichten des Autors wieder, nicht die Ansichten von Sac Micro und der Branche Autor zum Nachdruck. Wenn ein Verstoß vorliegt, kontaktieren Sie uns bitte, um ihn zu löschen.