1: Lei de Moore

Em 1965, a lenda do Vale do Silício, um dos "Oito Traidores" de Fairchild, o ex-CEO e presidente honorário da Intel, e o grande descobridor das leis, Gordon · Moore, preparava um relatório sobre a tendência de desenvolvimento da memória de computador .

Quando começou a traçar os dados, percebeu uma tendência surpreendente.

Cada novo chip contém aproximadamente o dobro da capacidade de seu antecessor, e cada chip é produzido dentro de 18 a 24 meses após o chip anterior. Se esta tendência continuar, o poder de computação em relação ao período de tempo aumentará Aumento exponencial.

 

Esta é a famosa Lei de Moore, e sua descrição do desenvolvimento da indústria de circuitos integrados é extraordinariamente correta.

concluir:

1: O número de circuitos integrados em um chip de circuito integrado (wafer) dobra a cada 18 meses.

2. O desempenho do microprocessador dobra a cada 18 meses, enquanto o preço cai pela metade.

3. O desempenho do computador que um dólar pode comprar quadruplica a cada 18 meses.

 

Você pode pensar que a Lei de Moore nada mais é do que um resumo?

Na verdade, isso pode deduzir uma fórmula, ou seja, a cada 18 meses, a área do chip é reduzida à metade quando o tamanho do chip permanece inalterado.

Dessa forma, wafers do mesmo tamanho podem produzir o dobro de chips.

 

Se a área do chip do processo da geração anterior for 1mm2, no novo processo a área é metade do novo processo, que é 0.5mm2.

Assumimos que o custo das duas gerações de wafers é o mesmo (geralmente, o novo processo será mais caro), então o custo do novo processo é metade do custo do processo original.

Esta é a realidade revelada pela Lei de Moore:

Ou seja, o chip que utiliza o novo processo tem área menor, melhor consumo de energia, maior frequência e menor custo.

Este é o ataque de redução de dimensionalidade da nova tecnologia à tecnologia antiga!

Essas vantagens e benefícios são o motor que impulsiona o avanço contínuo da tecnologia de chips.

Essa é a conotação da Lei de Moore.

Se a tecnologia do chip avançar, o tamanho de cada transistor diminuirá. Quanto encolhe?

 

Conforme mostrado na figura acima, embora o número de transistores permaneça o mesmo, a área do chip do novo processo da próxima geração é metade da geração anterior.

 

Então, qual é a relação entre X e Y?

E se contássemos em termos de quadrados?

Então o novo processo tem cerca de 0.7 vezes o tamanho dos transistores do processo antigo.

Ou seja, o transistor será 0.7 vezes menor.

De acordo com a Lei de Moore, podemos usar o conhecimento matemático do ensino médio para calcular o progresso de cada geração de tecnologia, a partir de 800nm ​​(este nó de processo 80586).

 

 

O desenvolvimento da tecnologia de chips também confirma isso:

De 0.8 μm, 0.5 μm, 0.35 μm, 0.25 μm, 0.18 μm, 0.13 μm, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm, 16 nm, 10 nm, 7 nm, 5 nm.

 

O nó de processo real atende a esse requisito.

A Lei de Moore é totalmente consistente com o atual processo de fabricação de chips.

Magia!

2: Meio nó

Alguns alunos com conhecimento de processos podem dizer:

Algo está errado,

Nesta foto, para onde foi o processo quente de 40nm, 28nm e 14nm.

Sim, isso envolve um método comum usado pelos fabricantes de chips.

psiquiatra.

Todos sabemos que depois que um nó de processo é desenvolvido com sucesso, seus custos de pesquisa e desenvolvimento são muito altos.

Se você puder continuar a otimizar este nó de processo, área, consumo de energia, etc.

É também uma forma de maximizar a utilização do investimento existente.

Exatamente como o que a Intel fez em 14nm.

14nm+++

Otimização contínua.

 

E a redução de que estamos falando hoje também é uma otimização.

É essencialmente dimensionado proporcionalmente com o uso de iluminação (MÁSCARA). O tamanho do transistor é um pouco reduzido e o chip ainda pode funcionar normalmente, reduzindo assim a área do chip e o custo.

Então, qual é a taxa de encolhimento?

A redução normalmente reduz o tamanho dos transistores por um fator de 0.9.

 

Aproximadamente cada comprimento lateral é dimensionado em 0.9; a área total é reduzida em 0.81;

 

Este processo também é conhecido como encolhimento da matriz.

No entanto, a redução pode introduzir novos problemas, tais como o aumento da corrente de fuga, mas a corrente de fuga pode ser ajustada pelos parâmetros do processo. Shrink também pode explorar o potencial deste nó de processo sem alterar as características do processo.

Esses nós de processo reduzidos também são chamados de meios nós.

Por exemplo:

 40 nm é o meio nó após a redução de 45 nm.

 28 nm é o meio nó após a redução de 32 nm.

 20 nm é o meio nó após a redução de 22 nm.

 14 nm também pode ser considerado meio nó após redução de 16 nm.

Multiplique o processo anterior por 0.9.

A redução do DIE é feita por fabricantes de chips e não tem nada a ver com empresas de design de chips.

Os layouts desenhados pelos engenheiros são todos pré-encolhidos e, quando o fabricante os produz, são diretamente encolhidos, e a área da matriz gerada é proporcionalmente menor que a versão.

Portanto, nossos engenheiros de design de chips agora têm um processo de redução ao realizar processos de meio nó, como 40 nm ou 28 nm.

Será descoberto que o layout do chip é maior do que a área real do DIE.

Se calcularmos a área final do DIE (chip), na verdade é a área após a redução, não a área do layout.

 

A ferramenta EDA marca a área antes da redução (pré-encolhimento).

 

Ou seja, a empresa de design deu à fábrica de chips um desenho de projeto 10X10, mas a fábrica de chips produziu um tamanho 9x9.

 

Para definições específicas de DIE, WAFER, etc., para alunos desconhecidos, você pode consultar "Aquelas" palavras faladas "de engenheiros de chips humanos de alta qualidade, originalmente escritas por meu irmão"

 

Esses otimizados, 40nm, 28nm, etc., tornaram-se processos mais maduros e de longa duração.

Os 45nm, 32nm originais, etc., em comparação com os 40nm, 28nm otimizados, não apresentam mais vantagens, os fabricantes não promovem mais esses processos.

 

Na verdade, a indústria geralmente considera os nós de processo de 45nm/40nm, 32nm/28nm, 22nm/20nm, 16nm/14nm como o mesmo nó de processo, que é uma geração, mas é otimizado pelos fabricantes por meio de encolhimento.

Depois de adicionar a redução, vemos os atuais 28nm, 14nm, 10nm, 7n. Ambos me 5nm podem ser calculados usando o conhecimento matemático do ensino médio na seção anterior da Lei de Moore.

 

Estritamente ajustado, teoria e prática estão em bom acordo.

 

Gordon Moore, que gênio!

3: Comprimento do portão

 

Mas é realmente esse o caso?

 

Há um grande significado oculto nessas figuras.

 

Vejamos uma foto:

 

 

Por volta da década de 1960 até o final da década de 1990, os nós foram nomeados com base no comprimento da porta. Este diagrama do IEEE mostra o seguinte relacionamento.

 

O comprimento da porta e o meio passo (metade da distância entre dois recursos idênticos no chip) correspondem ao nome do nó do processo, e é por isso que 0.5um, 0.35um, 0.25um são realmente nomeados.

Mas abaixo de 28nm, devido ao uso de novas tecnologias como o finfet, elas não correspondem ao comprimento e meio passo reais do nó e da porta.

 

 

 

Se você mantiver o nome do nó e o tamanho real do recurso sincronizados, ele aparecerá como uma linha vermelha.

 

Antes de 2015, o tamanho mínimo do processo para fabricação de chips cairá abaixo de 1 nm.

 

Na verdade, o fabricante atravessou secretamente o armazém,

 

Na realidade, toda a curva do processo está mais próxima daquela mostrada pela linha azul.

 

Os 7 nm e 5 nm que você pensava não eram mais o comprimento do portão ou o meio passo.

Então, como surgiram 7nm e 5nm?

Desenhe uma torta!

Desenhe uma torta, você conhece isso?

 

O chefe da empresa é o melhor nisso, desenhando uma torta ou um roteiro.

 

O patrão disse: Vai dobrar a cada ano nos próximos três anos. Este ano, as vendas serão de 100 milhões. Em 10 anos, se tornará uma empresa com vendas de 100 bilhões.

 

A questão é que essa coisa não pode ser calculada assim. Segundo esse cálculo, depois de algumas décadas, a terra passará a ser da sua empresa e suas vendas não serão concluídas.

 

Então, como é desenhado o bolo de fabricação de chips, ou (roteiro)?

Porque a fabricação de semicondutores envolve enormes gastos de capital e muita pesquisa de longo prazo. O tempo médio desde a introdução de um novo método técnico num papel até à produção comercial em grande escala é de cerca de 10-15 anos.

 

Décadas atrás, a indústria de semicondutores reconheceu que se houvesse um roteiro geral para a introdução de nós e os tamanhos funcionais que esses nós abordariam, isso orientaria todas as unidades envolvidas no fluxo de chips.

Ou seja, por exemplo, em 2025 vamos sortear um grande bolo para desenvolver 1nm. Então, os fabricantes de equipamentos de litografia, fabricantes de equipamentos de gravação, fabricantes de materiais, instituições de pesquisa, etc. que são necessários neste momento devem visar esse objetivo.

Este roteiro destina-se principalmente a "fornecer uma importante referência futura para universidades, consórcios e investigadores da indústria para estimular a inovação em vários campos tecnológicos".

Em outras palavras, é necessário desenhar um grande bolo para os profissionais de fabricação de chips.

 

Ao longo dos anos, o Roteiro Tecnológico Internacional para Semicondutores (ITRS) publicou um roteiro geral para a indústria. Esses roteiros abrangem 15 anos e estabelecem metas gerais para o mercado de semicondutores.

ITRS é quem desenha a torta!

 

Como desenhar esse roteiro?

A Lei de Moore, é claro, conforme descrita na primeira parte deste artigo.

A Lei de Moore é tão rude.

 

Foi de algumas centenas de nm, seco até 5 nm ou 3 nm.

 

A questão é que a matemática pode fazer isso, mas a física pode fazer isso?

 

É um pouco precipitado fazer isso.

 

4: Meios de marketing: BMW Série 5 e 5nm

Logo depois, a organização ITRS (International Technology Roadmap for Semiconductors) também entendeu que isso não era aceitável.

As razões pelas quais você não pode relacionar o comprimento da porta ou meio passo ao tamanho do nó são:

 

Portanto, essas dimensões param de escalar ou escalam mais lentamente.

Multiplique brutalmente por 0.7 e espere que o transistor funcione.

Tais transistores não podem ser fabricados pela indústria.

 

Assim, em 2010, o ITRS referiu-se coletivamente à tecnologia em cada nó como “escalonamento equivalente”.

Em outras palavras, você não precisa se corresponder de fato, você acha que não é ruim.

 

Ou seja, 7nm e 5nm não são mais o comprimento do portão ou meio passo a que se referiam originalmente.

 

Esta mudança reflete o status quo da indústria de fabricação de chips:

 

“Costumava ser um nó de tecnologia, um número de nó, que significava algo, alguma função em um wafer”, disse Philip Wong da TSMC durante a palestra do Hot Chips 31.

 

Mas: "Hoje, os números são apenas números. São como modelos de automóveis - como um BMW Série 5 ou um Mazda 6. Não importa qual seja o número, é apenas o destino da próxima tecnologia, o seu nome. Portanto, não confundimos o nome do nó com o que a tecnologia realmente oferece.”

  

 

 

 

Ponto de desenho: não confunda o nome do nó com a tecnologia real

 

5nm e 7nm não são diferentes do BMW 5 e do Mazda 6.

 

Estas são apenas táticas de marketing.

 

Não é que o público vá confundir o nome.

São esses fabricantes de chips que usam essas palavras de marketing para confundir os nós do processo e o tamanho real dos transistores?

 

Embora o grande navio Lei de Moore tenha entrado em águas rasas, estava prestes a encalhar.

Vamos agitar este grande navio juntos e seguir em frente, como diz a Lei de Moore:

 

Então alguém da Intel inventou isso.

Não fale sobre isso, 5nm, 7nm, vamos comparar diretamente o número de transistores por unidade de área.

Aqui está a fórmula:

 

O especialista em fabricação de chips da Intel, Mark Bohr, acredita que todo fabricante de chips deveria divulgar sua densidade de transistor lógico em MTr/mm2 (milhões de transistores por milímetro quadrado) ao se referir a um nó de processo.

Isso também explica por que os 10nm da Intel e os 7nm da TSMC, embora pareçam ser de duas gerações, têm basicamente a mesma densidade de transistor.

 

 

 

No entanto, esta fórmula é muito complicada.

Como é possível que 7nm e 5nm tenham um bom efeito publicitário junto ao público.

Mas, para ser honesto, a própria Intel não segue realmente o modelo de comprimento de porta (comprimento de porta) em seu próprio esquema de nomenclatura.

Na tabela abaixo, à medida que a arte avança, há cada vez menos jogadores.

No segmento de alto desempenho, restam a TSMC e a Samsung, além da Intel, que vem se aproximando.

No próximo ano, os 3nm da Samsung e da TSMC afirmarão ser produzidos em massa.

Mas desta vez, devemos saber que este é apenas um codinome do processo de geração e não tem nada a ver com o próprio 3nm.

De 7 nm, 5 nm a 3 nm.

A Lei de Moore não está morta.

apenas,

Vacilando e envelhecendo.

Citação:

1: Nó de Tecnologia - WikiChip

2: Como os nós de processo são definidos? - Tecnologia Extrema

3: 7nm, 5nm e 3nm da TSMC “são apenas números… não importa qual seja o número” | PCGamesN

Isenção de responsabilidade: Este artigo foi reproduzido de "Luke Verification", este artigo representa apenas as opiniões pessoais do autor, não as opiniões da Sac Micro e da indústria, apenas para reimpressão e compartilhamento, suporte Para proteger os direitos de propriedade intelectual, indique a fonte original e autor para reimpressão. Se houver alguma violação, entre em contato conosco para excluí-la.